集成电路测试范文（精选12篇）
集成电路测试 第1篇
随着超大规模数字集成电路功能的日益完善和集成度的不断提高,各个领域对其功能设计完整性、可靠性要求也变得越来越高。因此,对数字集成电路的故障检测、诊断方法、故障定位以及可测性设计技术进行全面深入的研究具有重要的现实意义,这也是确保超大规模数字集成电路器件在使用中正常安全工作的重要手段。超大规模数字集成电路自身具备的高集成度特性增加了对其进行测试和验证的难度。在测试和验证过程中,测试向量的生成又是最主要和最复杂的部分,且对测试效率和故障覆盖率的要求也越来越高。
目前的数字集成电路设计工具可以使设计师将主要精力集中在算法级和功能级设计,综合工具自动对功能设计进行RTL和门级综合,这就对数字芯片传统门级测试和验证带来了极大挑战[1]:由于设计师使用综合工具自动布局布线,因此设计师不清楚电路设计结构,因而无法进行结构级测试;另一方面,由于电路设计规模不断增大,如果使用门级测试验证方法,则需要占用大量的时间,有时甚至无法进行。
1高级验证测试方法
数字集成电路的验证测试是实现“从设计到测试无缝连接”的关键。在深亚微米制造工艺下,芯片验证测试的重要性尤为突出。其主要功能是验证设计和测试程序的正确性,确定芯片是否符合所有设计规范[2]。从测试验证角度来说,电路描述的层次可以分为行为级描述、功能级描述、结构级描述、开关级描述以及几何级描述[3]。高级验证测试方法指的是任何高于门级的验证测试方法[4]。高级验证测试的目的在于检验数字电路系统是否达到初始说明书上的要求,发现并改正其中的设计缺陷。在这个过程中,应该有一个方法来衡量验证的完整性,这个方法就是建立覆盖模型。
覆盖模型一般包括覆盖空间和覆盖率度量。覆盖空间引入及分类的目的在于将声明、执行、内部结构以及外部调用验证相互补充完整,将声明中指出的和未指出的均实现验证。在实现中,覆盖空间中的声明、执行、内部结构以及外部调用验证相互补充完整性的检查往往通过代码覆盖率报告完成。由于器件的全部功能由其输入、输出要求定义,所以一个捕捉这些要求的覆盖空间可视为一个覆盖模型的重要组成部分,这一部分往往通过功能验证和断言验证来实现。覆盖率度量包括四方面:隐含度量、显性度量、声明度量和执行度量。
2覆盖模型建立及应用
一个完整的覆盖模型主要包括三方面内容,即代码覆盖、断言验证和功能覆盖。概括来说,建立覆盖模型包括以下步骤:通过分析功能设计说明,记录所有设计会用到的操作状态,从中提取模型参数;捕捉所有操作状态的参数值,绘制成表;根据各参数所有可能状态定义所有节点,即每种组合为一个节点。设计并执行一个覆盖模型分为两部分内容,一部分是顶层设计,另一部分为细节设计。顶层设计关注器件本身的模型描述、定义的属性以及属性间的关系。顶层设计包括:用语言描述将要建立的模型、确定模型应包括的属性以及确定属性间的关系。细节设计关注如何用验证环境描述覆盖模型设计。细节设计包括:哪些属性必须被采样、在验证环境的何处进行采样以及何时进行采样并将其关联起来。
2.1交互系统功能说明
功能说明即系统的使用说明,是建立覆盖模型的第一步,其用于描述系统的操作状态及参数提取。
验证的交互系统包括2个控制设备和2个从属设备。控制设备和从属设备之间通过一个连接设备相连。同一时刻,只能有一个控制设备与一个从属设备交互。任何控制设备都可以和任何一个从属设备交互。事务可以是一个读操作或写操作。连接设备用来决定哪个控制设备管理事务,同时建立指定控制设备和从属设备间的连接及成功处理该事务。
2.1.1控制设备
控制设备可执行读和写操作,支持在交互系统中控制两个从属设备。当控制设备收到指令“bg”,就准备开始一个事物,发出一个低电平有效的脉冲到信号“ask”上,然后等待一个“gnt”信号。“gnt”信号是一个低电平有效信号。如果在2～5个时钟周期内没有等到“gnt”信号,稍后控制设备将重试这个过程。如果在2～5个时钟周期内获得了“gnt”信号,控制设备将立即断言信号“avail”,用来确认“gnt”信号的到达(“avail”信号是低电平有效信号)。
2.1.2连接设备
连接设备负责两个重要任务:1)决定哪个控制设备管理与从属设备之间的事务。2)建立一个特定的控制设备和一个从属设备之间的连接。在一个给定的时间,控制设备可以通过断言各自的“ask”信号来请求执行事务。
控制设备选定要与其建立事务的从属设备后,连接设备将提供指定从属设备的信息。由于两个控制设备能与任何一个从属设备建立事务,因此连接设备必须监控两个控制设备的“sel”信号(即“sel1”和“sel2”)。在任何给定时间,要么两个“sel”信号都处于三态,要么其中一个处于三态。如果两个“sel”都是三态,那么在此时没有事务请求。如果有一个事务请求,那么其中一个“sel”信号的值为0或1,具体的值依赖于选择的目标设备。如果连接设备的输出信号“sel”(该信号为两位)的最高位置为高,则从属设备1被选中,如果最低位置为高,表示从属设备0被选中。
2.2模块级断言验证
模块级断言验证是实现覆盖模型的第二步,即捕捉系统各个属性、属性间的关系以及所有操作状态的参数值,从而得到验证代码。
2.2.1控制设备验证
根据控制设备的功能描述,可以分析出断言验证。每个控制设备只有一个“ask”、“gnt”、“avail”信号,是控制设备的单独信号,因此在编程构建系统时需调用两个实例。一旦控制设备有一个请求信号,启动信号要在2～5个时钟周期内到达,此种情况下,如果信号“sel”为高,则在同一时钟周期,控制设备应断言信号“avail”。三个时钟周期后,从属设备2应该通过断言信号“ready”确认该选择。
仿真结果如图1所示。
断言验证结果分析如图2所示。
通过波形及结果分析可知,所有断言均有效,其中成功两次,失败零次。
2.2.2连接设备验证
每个控制设备中有唯一的“avail”信号,其为连接设备的输入。如果控制设备处于激活状态,其将信号“avail”置为低,因此,把两个“avail”信号进行“与”操作,如果结果为低,则可知总线状态为激活;如果结果为低,则没有控制设备处于激活状态。
每个控制设备有唯一的一个“ask”信号,用来请求总线,而连接设备提高唯一的“gnt”信号。通过将所有的“ask”信号进行“或”操作来判断是否有控制设备存在有效请求;同理,将“gnt”信号进行“或”操作,可知一个控制设备的请求获得了许可。
仿真结果如图3所示。
断言验证结果分析如图4所示。
通过波形及结果分析可知,所有断言均有效,其中成功四十三次,失败一次。
2.3系统级验证
当对系统的各个模块进行验证后,还要对系统的连接和协议进行验证,在任何一个给定的时间点,只能断言一个“ready”信号,在任何给定的时钟周期,只能激活一个“sel”信号,其他“sel”信号应该是三态,当一个控制设备发出一个正确的请求后,在2～5个时钟周期内,应该实现一个正确的“gnt”,在任何给定时钟周期,如果一个控制设备的“avail”信号被断言,则3个时钟周期后,相关的“ready”信号应该被断言,在任何给定的时钟,如果控制设备的“avail”信号被解除断言,则两个时钟周期后,相关的“ready”信号应该被解除断言,在任何给定的时钟,如果没有有效的事务,则总线“data”和“datao”应该为三态。
仿真结果如图5所示。
断言验证结果分析如图6所示。
通过波形及结果分析可知,所有断言均有效,其中成功一百九十次,失败零次。
2.4功能覆盖
模块级验证和系统级验证检验的是任何可能存在的违反指定的功能要求的情况,从而提高系统功能的可信等级。而从测试平台角度考虑,在模拟中需要覆盖系统功能的所有可能场景,因此在模拟中覆盖的情景应成为测试计划的一部分。
检验验证的效果依然依赖于输入激励,如果输入向量不能促使系统执行某些情景,那么它们就不会被测试到。许多测试平台采用随机技术产生模拟的输入激励。一个非常通用的方法是运行许多预先定义的事务,然后测量对某些情景集合的覆盖。通过约束控制输入激励的产生,会更加有效地覆盖到各种场景。交互系统中有许多重要的功能,应作为功能验证的一部分被覆盖到。
请求场景:
在任何给定的时间,有两个控制设备可以请求访问,即控制设备的“ask”信号有四种可能的组合,如表1所示:
其中,“0”表示控制设备正在请求总线。
仿真结果如图7所示。
断言验证结果分析如图8所示。
通过波形及结果分析可知,所有断言均有效,其中成功四十次,失败零次。
2.5结果分析
通过系统验证,发现在验证过程中,虽然所有断言均有效,但许多断言未被覆盖到,同时有一处断言失败,即属性check＿avail＿gnt(图9中向下箭头处)。该属性断言当控制设备完成该任务时,需解除对信号“avail”的断言,连接设备在下一时钟周期解除对“gnt”信号的断言。
此断言失败表明,当任务完成后,为解除信号“avail”的断言,从断言失败处到仿真结束,连接设备的状态始终为控制设备2等待,同时结合代码执行率报告发现,在断言失败处,连接设备模块的程序为死循环状态,由此发现该系统的连接模块设计存在缺陷。在交互系统验证的例子中,系统功能验证是通过断言的方式来实现的,将失败的断言与其相应处的代码执行报告结合分析,可以提高检测到系统功能缺陷的效率。
3结论
本文通过实例介绍了高级验证测试方法的概念、作用以及应用范围,并通过SystemVerilog验证语言结合具体实例在QuestaSim仿真软件上实现了系统验证过程。通过试验可以看出,构建覆盖模型测试平台可以提高验证测试工作的效率、完备性、可靠性以及易控性。但高级验证测试方法也存在不能精确预见门级故障覆盖率的问题,因此未来的高级验证测试技术还可以在可测性设 计和层次化测试两方面进行深入研究,使覆盖模型在具有代表性的同时对底层故障具有较高的覆盖率。
摘要：本文介绍了数字集成电路高级验证测试方法的概念,结合具体实例,采用SystemVerilog验证语言在QuestaSim仿真软件上给出了完整的验证测试流程,同时展望了高级验证测试方法的发展趋势。
关键词：数字集成电路,模型,控制,验证
参考文献
[1]Riesgo T,Uceda J,Aldana F,High-level testing for digital VLSI-a survey[A].Proc Int Conf Industrial Electronics,Control,and Instrumentation[C].Hawaii,USA.1993.1.402-407.
[2]M.L.Bushnell,V.D.Agrawal,“Essentials of Electronic Testing for Digital,Memory and Mixed-Signal VLSI Circuits”,Kluwer Academic Publishers,2000.
[3]Jha N K,Gupta S.Testing of digital systems[M].Cambridge University Press,2003.
[4]Kapur R.High level ATPG is important and is on its way[A].Proc Int Test Conf[C].Atlantic City,NJ,USA.1999.
[5]Corno F,Reorda M S,Squillero G,RT-level ITC’s99 benchmarks and first ATPG result[J].IEEE Design&Test of Computers,2000,17(3).
[6]成本茂,王红,刑建辉,杨士元,数字电路的高层测试技术及发展趋势[J].微电子学,2006.
集成电路测试 第2篇
集成门电路逻辑功能测试与应用（３学时）
一、实验目的：
1.掌握各种常用集成门电路逻辑符号、型号、管教排列及功能。2.了解集成门电路使用中应注意的问题。
二、预备知识：
1.查阅手册，确定实验用门电路的型号、名称，画出外管脚排列图，列出功能表。2.查阅TTL集成门电路、CMOS集成门电路使用中的注意事项。3.完成预习报告。
三、实验要求：
1.集成门电路逻辑功能，包括TTL逻辑与CMOS逻辑的与门、或门、与非门和三态门。
2.用集成与非门组成信号检测电路，要求：控制信号为０时，信号灯亮，无信号输出；控制信号为１时，信号灯灭，有信号输出。3.用三态门组成多路信号控制电路。4.完成实验报告，要求：
①画出常用集成逻辑门电路的逻辑电路图、外管脚排列图，列写其功能表。②列表整理并总结集成门电路的逻辑功能。
③总结TTL逻辑和CMOS逻辑集成门电路的特点及使用注意事项。④回答思考题。
四、思考题：
1．集成与非门多余的输出端应如何处理？ 2．集成与或非门多余的输入端应如何处理？
集成电路测试 第3篇
【关键词】集成电路 测试技术 现状 发展策略
引言：
集成电路（IC；全称：integrated circuit）属于是微型的电子部件。在电路的集成上所采用的具有一定工艺水准的微型元器件，包括电阻、电感、晶体管以及电容等等，都通过电路连接起来，制作成为半导体晶片而在管壳中封装起来。采用这种方式所构成的微型结构能够更好地满足集成电路所需要的各种功能，特别是已经构建为一个整体的元件，使得所有的电路功能得以综合发挥，且保持了各个元器件的兼容性。集成电路的应用，实现了电子元件的低能耗、高可靠性，而且原件微型化设计、智能化发展，从而为集成电路的运行提供了安全保障。
一、中国集成电路的测试技术现状
中国的集成电路生产呈现出产业化发展态势，并通过不断引进高端技术而使得集成电路从研发到设计到生产都实现了创新。伴随着市场需求量的增加，中国在集成电路的设计和制造上都逐步接近国际水平。特别是集成电路的测试技术，已经被一些国外的生产线所应用，使得集成电路产业产生了集聚效应。
但是，从芯片技术的发展速度来看，集成电路产业的技术创新力度还是远远不够的，甚至存在着产业发展难以满足市场需求的问题，政策环境的支持力度明显不够。虽然集成电路生产已经形成了产业链，但是产业链的各个环节之间由于协同性不够而使得一些问题凸显出来，导致中国的集成电路产业在发展的进程中遭到了瓶颈。
中国的集成电路市场是非常庞大的，潜在的市场还有待于进一步开发，这就给其他国家的同行业提供了新的发展空间，也迎来了新的发展机遇，而对于中国的集成电路产业而言，面临着其他国家同行业的强大冲击力，就需要走在面临挑战的同时，将自身所具备的各方面优势充分地发挥出来了，并为企业自身的发展塑造良好的环境，在激发企业活力的同时，还要以企业的创造力为获得更大的市场份额的动力，以为企业的未来发展奠定良好的基础，使得集成电路产业呈现出跨越式发展的态势。
二、集成电路测试技术的发展策略
2.1注重集成电路测试技术的低成本发展
中国的集成电路市场依然是以低端消费为主，无论是音频处理器的集成电路，还是电源管理的集成电路，其芯片都属于是低价位，因此而需要采用低成本的测试技术才能够满足企业的需求。这就意味着企业要对所生产的集成电路进行检测，就要选择经济实惠的测试系统。
根据Intel Corporation的预测，电子产业的未来发展将是晶体管的资本投入要远远地低于测试技术所投入的资本。随着硅成本的下降，测试成本如果没有下调的趋势，就意味着测试技术所投入的资金有所提升。从测试速度来看，往往是接受测试的芯片的速度要快于设备的测试速度。这就说明，测试设备的应用技术远远之后与接受测试的芯片的发展速度。此外，芯片的制造过程中所投入的资本要明显低于测试成本。当Intel Corporation将这一预测提出来之后，就会在一定程度上对芯片测试技术的未来发展起到推动作用。对于中国的电子产业而言，随着集成电路技术的发展，测试技术也会相应地推动而呈现出新的发展气象。
2.2注重集成电路的高端测试技术发展
中国的半导体技术在近年来呈现出突飞猛进的发展，在电子产品中占有更大的比重。半导体技术的产值也明显增加。但是，所有电子产品的芯片都要经过测试合格后才能够批量生产并在投入到电子应用领域中。所以，测试技术要从市场需求的导向出发不断地研发，实现技术上的创新。针对于目前的测试技术无法满足集成电路芯片测试的问题，就需要构建新的检测系统对芯片进行检测，这就需要研发出能够满足现行芯片测试要求的测试设备。因此，对发高端的测试系统进行研究开发是非常必要的，要力求尽快步入中国继承电路设计的前沿，更好地位芯片测试提供服务。
三、结束语
数字集成电路测试技术应用分析 第4篇
1数字集成电路测试系统的结构分析
微处理器的测试分析、半导体存储电路以及不同类型的电路等都属于数字集成电路测试系统的首要特性。通过这一系统的高效测试可以有效的将功能、交流参数以及直流参数等各个不同方面的测试推进,并借助一系列包括测试功能的机器配置、仪器和引脚电子电路等各种高新技术的配置工具进行现代高科技的集成电路测试。
1.1计算机子系统的测试
计算机中所具有的全部设备及技能都属于计算机子系统的统筹范围之内,可以将自动测试的功能以及相应的机能等高效的完成。 其中,系统控制器、主存储器、图形发生器、时钟发生器、外围配备以及供电的电源、数据有效接口等都属于计算机子系统的重要构建部分。另外,高效率的处理能力也是系统控制器的一大优势,在进行程序测试的进程中,主要借助于总线结构的测试控制系统对其进行高效率的分析处理。为提高不同测试之间引脚信息数据存储及使用的便利性,测试计算机大都和主存储器实现有效的连接。
在外围的配备中,充分考虑到不同测试环境之间的不同需求, 所以主要借助工具仍然是计算机的支持,主要的配备支持有图形终端、打印机和其它相应的拷贝配备等。其中图形终端能够有效的对测试图形的生成和顺序合理排列等进行控制管理,时钟发生器也主要受其操控,从而将集合方式和运作方式的多元化进行有效选择利用。而相关的供电电源则充分的在软件测试过程中为其提供编程方式,其极限的电流也是能够进行编程的,最大程度上维护了被测试设备的完善程度,将破损程度降到最低。
不难看出,数字电路等方面的各种类型的产品开始出现多元化、趣味化,同时这也使得客户群体对其的需求量和关注度越来越高,其机器配备方面的质量问题、性能问题等也逐渐成为客户群体所关注的热点。只有相关的数字集成电路测试系统做到达成更加精准、容量更加庞大以及灵活程度广泛、生产经营成本逐渐降低等各方面的标准要求,顺应其发展的大好形势,才会为其打通开发市场。
2数字集成电路测试方面的基本原理
在机器配备得以开发制造的各个阶段中,其有待测试的相关机器配备、工艺技术水平和测试技术水平之间可以有效的划分为众多不同的类别。功能测试、直流参数及交流参数方面的测试是测试类别中最常见的测试方式。
2.1功能测试方面
集成电路中其设计制造能否达到预期的效果是功能测试的主要目标。在输入的一端加入相应的测试图形,以刺激其信号产生, 并严格遵守电路中制定的频率走向施入到被测试的机器配备中,充分的考量比较预期效果中的图形与输出采集后的形态是否达成一致,从而判定集成电路正常与否的性能,这是功能测试环节中的关键流程走向。其中,机器配备的正常检测大都是通过图形的测试来进行初步的判断,优秀的测试图形能够提高自身故障的覆盖程度大小,并且可以将测试的周期有效的缩短,快速的检测出机器配备中出现的系列弊端。因此,矢量测试过程中的精度主要决定了测试电路中的质量问题,组合电路测试矢量的生成和时序电路测试矢量的生成等两种有效的测试方式大大便利的集成电路时序方面的测试效率。而穷举法、代数法、随机法以及蕴含图法、路径敏化法等都是组合电路的主要测试方式;电路模型的有效创建和矢量生成器与故障模拟器之间生产的测试码方式,这两种生成方式可以科学合理的测试出时序电路的生成。
2.2直流参数测试方面
机器配备中对电参数稳态状况的测试方式属于直流参数测试。 接触测试和漏电电流测试、转换电平测试等多种测试方式都被涵括在其中,都为直流参数的测试提供了各自的能力和提高了便利性。
2.3交流参数方面的测试
机器配备中晶体管状态发生有效转换的时序关系测量是交流参数测试。它为有效的周期内机器配备的状态的高效转换提供了强有力的保障。传输延迟性测试、输出上升及下降的时间测试和建立及保持时间的测试等都是交流参数测试的主要方式,包括频率测试在内。
3总结
综合上文所述,可以发现整个社会发展形势的关注焦点都放在了纯数字集成电路技术方面。大大突破了以往设计制造及测试中的传统陈旧模式,赋予其现代的高新意义,不断推动着当前世界数字集成电路发展的大好形势,做好了迎接各种艰难险阻的充分准备, 不断的改革创新电路测试的技术,为世界不同领域下的新产品的设计制造提供更优质性的保障。
摘要：本篇文章大体讲述了数字集成电路测试技术的基础组成部分,在现阶段中数字集成电路测试中高规格的基本操作原理等。针对这些测试原理对各种各样的测试系统进行不同的语言测试以及编程等,另一方面对数字集成电路方面的技术测试所迎接的现状及日后形势等进行了简要的解析。
集成电路测试 第5篇
人教版广州市八年级物理《电流和电路》单元测试题
一．单项选择题：（每题4分，共24分）
1．把洗衣机的.三脚插头插入三孔插座中时，与洗衣机外壳相连接的应该是（ ）
A．大地 B．火线 C．零线 D．保险丝
2．当我们发现有人触电时，以下救护方法中，不正确的是（ ）
A． 尽快断开开关，切断电源・ B．用干燥木棍挑开火线
C．立即用手把触电的人拉开・ D．用有橡胶把手的钢丝钳剪断火线
3．如图1，在A、B两个金属夹之间分别连入下列物质。闭合开关后，可以使小灯泡发光的是（ ）
关于数字电路的故障测试方法研究 第6篇
【关键词】数字电路；故障；测试
0.引言
传统数字电路的故障诊断常常用常规仪表及传统的人工进行分析的， 所以在诊断定位上就会难度增加、周期变长，导致设计和生产数字电路的速度严重降低。所以， 设计数字电路故障诊断系统，可以有效地提升当下数字电路故障诊断的效率。
1.数字电路的故障概述及其产生原因
1.1数字电路的故障
数字电路故障就是在设计和生产过程中出现接触不良、电器元件损坏等原因，造成导线短路、假焊、虚焊等现象，就会出现电路逻辑功能的错误，发生电路故障。逻辑故障包括永久故障和暂态故障。其中的永久故障就是故障出现之后，只有人为修复可以清除故障，除此之外故障会长久存在。包括很多的静态故障。例如固定电平故障、桥路故障、固定开路故障。而暂态故障也能叫做软故障，这种故障的发生是因为元器件自身或者是电路自身存在的容限非常小而导致电路不稳定。以组合逻辑电路而言，必须按照真值表的要求来进行工作，否则就是电路出现了故障；而就时序逻辑电路来说，必须按照时序的状态转换图就行工作，否则就是电路出现了故障。
1.2故障主要原因的产生
（1）元器件参数的改变。由于电子元器件随着不断地使用，就会导致老化和参数性能下降，有的是在温度变化时改变了参数性能。
（2）信号线故障。在电路板电路受到外界影响时，信号线就会损坏出现短路和断路。
（3）电路元器件出现不良接触。这种问题是最常见的，在工作中如果发生虚焊或者焊点被氧化，就会导致电路板故障的发生。
（4）不健全的工作环境。一旦工作环境达不到设备所要求时，如湿度、温度及电磁环境等，无法实现设备的正常工作。
（5）超出使用期。就是在使用过程中超出期限，导致元器件的老化，降低了性能指标，所以就会增加设备的故障率。
2.正确的故障检测步骤
（1）用直接观察法排除明显故障。先静态观察，再通电测试。若通电后有冒烟等异常现象，则应马上切断电源；若无，再加人测试信号，记录故障现象。
（2）检查电源。用万用表DCV挡直接测量每块集成电路电源端和地线两引脚之间电压，对于TTL电路，应为4.75V-5.5V；CMOS电路，一般为4V-15V。这样可以检查出因底板、集成电路引脚或连线等原因造成的故障。
（3）根据电路结构、功能分割电路，断开各部分之间的连接线，再分别通电测试，初步确定故障范围。
（4）灵活选择故障检测方法，查找故障点。对于组合逻辑电路，常采用静态法测量，即固定故障时输人不变，用逻辑笔或万用表测量各级输人输出电平，并与正确值比较，通过寻找不正常的信号确定故障点。对于时序逻辑电路，常采用波形观察法。用示波器检查时钟信号是否正常，在时钟作用下，各级输出是否正确。若怀疑导线或底板的接触问题，可切断电源，用电阻测试法，测量连接两点之间电阻是否为零。若怀疑器件本身有问题，对于551或简单的MSI集成器件，可通过测试其逻辑功能加以判断。对于复杂的MSI或LSl，可用专用的数字集成电路测试仪测试。或者，采用替代法也可迅速的判断器件故障。
（5）排除故障，恢复电路，再通电检测，直到电路完全恢复正常。
3.数字电路故障测试的基本方法
3.1常规故障的检测
（1）直观检测法。这种方法就是通过直观的观察来推断出故障出现的大体部位。我们在进行检测时可以咨询用户，就会知道出现了什么样的现象，这样就可以快速的进行检测省去了很多不必要的麻烦。我们可以在检测时直接观察设备是否出现元器件的破损，导线是否断开或者短接，或者其它设备出现什么状况，来检测出故障在什么地方。一旦电路电流或者电压过大时，在电路中的一些器件就会出现异味，我们通过嗅觉就会感知到在什么地方出现了故障。当一些电子元器件的外壳热度过高时，我们通过触摸就会找到这类损坏的元器件，从而发现电路产生的故障。最后我们可以直接的用专业的检测设备测试诊断电路，来检测出是否存在故障，如果存在给其进行定位。
（2）顺序检测法。这种方法分为两种，其一就是由输入级开始逐渐向输出级进行检查，这就需要我们在输入端加入检测信号，开始以该信号为主逐渐向输出端进行检测，最终来找出电路所存在的故障。其二就是由输出级开始逐渐向输入级进行检查，一旦出现信号不对的情况，就开始由故障级向一级检测，最终到发现正常信号截止。
（3）比较法。在检查故障时，这也是一种常用的方法。想要快速的发现所存在的故障，通常的方法就是把故障电路重要的关键点测试参数和同类型电路在正常工作时所得到的检测值进行对比，最终检测出故障所在。
（4）替代法。如果说有的时候我们在数字电路中很难找到出现的故障，这个时候我们就应该想到应用替代法测出数字电路中的故障。替代法简单地说，替代法就是我们将数字电路中的电子元器件替代掉，应用一些同等型号，但是在品质上却高于原有电路中出现的器件，之后换上这些高品质器件之后，来检查电路是否可以进行正常的工作。前提是我们在采用替代法进行实验来检测故障时，一定要在电路断电的时候换上各种元器件，用以保证安全。上述四种方法就是在检测数字电路故障时常用到的常规方法。
（5）电阻测试法。当电路通电后有明显异常现象，如器件冒烟发烫有糊味等。对此情况，为避免故障进一步扩散，必须尽快切断电源，采用电阻测试法检查器件输出端与电源是否有短路现象。此法还可用来检查电路连线、底板内部是否有断路、接触不良等故障。
3.2逻辑故障的检测
在数字电路中产生的逻辑故障中，我们可以建立起故障的模型，之后通过该模型研究算法，产生测试向量，完成故障的检测。这里我们就以在逻辑故障中出现的单固定故障为例。由于逻辑故障中存在着单固定故障，而这种故障模型是数字电路测试中使用最多的一种门级故障模型。这种故障可以含盖数字CMOS电路一半以上的制造故障。在测试这种故障时，首先我们应该建立故障模型，之后根据这种故障模型生成测试向量。在组合逻辑电路中，以早期提出的经典算法D算法为主，完成测试向量的自动生成。而在时序逻辑电路中，我们将以较为了解的门级时序电路的ATPG系统完成测试向量的覆盖率。之后我们通过不断地分析测试向量对故障的覆盖情况，从而来进一步的提高故障的覆盖率。最终实现单固定故障模型的完整建立，解决故障的检测工作。之后再以此种模型来对多固定故障进行测试。最终实现逻辑故障的检测。
3.3波形检测法
在脉冲电路当中，我们还可以用波形检测的方法对电路进行检测。首先在检测时选择一个良好的示波器，之后开始对电路各级在输出端所输出的波形进行检测，最后在示波器上面观察并记录出现的波形是否正常，最终来完成电路故障的测试。
4.结束语
本文主要简单的介绍了数字电路出现的故障及故障检测方法。在电子电路发展的今天数字电路得到了飞速的发展。为了更好的使数字电路应用到现代电路中。对于可能出现的故障应及时（下转第164页）（上接第35页）的做出检测。更好的完善数字电路，使数字电路进一步发展，适应现代科技要求。
【参考文献】
[1]胡文君.设备故障诊断技术的现状与发展.后勤工程学院学报，2009（2）.
[2]吴翠娟.现代大型设备故障智能诊断技术的现状与展望.电子技术用，2009.
[3]屈梁生.故障诊断学[M].上海科学技术出版社，2010.
集成电路测试 第7篇
通常, 集成电路的测试方法是搭接外围电路, 通过测试电路中各种参数、指标, 将测试结果与集成电路的设计要求相比较。如果测试结果满足设计要求, 以此判断集成电路功能正常。否则, 该集成电路就作为不良品处理。因此, 测试新品开发时, 一定要充分运用各方面的专业知识, 防止因为测试人员的疏忽造成测试的错误。众所周知, 555时基集成电路是一种非常实用的电路, 它广泛应用于家电控制、音响告警、定时器等控制电路中。通过外围电路, 可以组合成施密特触发电路、单稳态电路、无稳态电路等。那么, 在555时基集成电路测试中, 就需要按照一定的要求搭接外围电路来完成相应的功能测试。
其中, 由555时基集成电路组成的多谐振荡电路应用非常广泛, 具体电路如图1所示, 它主要通过PIN6 电容的充、放电来实现谐振。测试电路原理如下:在此谐振电路中, 只要在VCC端施加特定的初始电压 (RA、RB、C值一定) , 整个电路就会振荡, 在输出端PIN3输出频率一定、占空比一定的方波 (PIN2/6及PIN3输出Vo波形如图2所示) 。
通常设RA=RB=100Kohm, C= 0.1μF,
则输出高电平时间
输出低电平时间
占空比 (一个周期内, 高电平时间/一个周期的时间) = 13.86/ (13.86+6.93) =66.67%
2 555时基集成电路测试过程中遇到的问题及原因分析与解决方案
在实际的测试电路调试过程中, 一开始在PIN6 端使用的是普通陶瓷电容, 测试结果是整个周期看似与标准值差不多, 只是低电平时间长了 1ms, 高电平时间短了1ms, 所以整体周期与期望值相近。但是, 仔细观察波形发现, PIN2/6 波形并未完全在1/3VCC～2/3VCC之间变化, 实际变化范围要大一些。通过同时观察VCC端和PIN2/6电压发现, 在测试机上测试时, VCC端电压有波动, 并且VCC电压波动处PIN2/6电压变化超过 1/3VCC～2/3VCC 范围。再仔细观察PIN3 输出, 此时也正是高低电平交叉变化的时段。因此, 初步怀疑VCC端电压波动是影响整个输出波形异常的原因。于是, 在VCC端加电容来平滑VCC端波形, 从而稳定整个输出。但是, 结果是VCC端波形稳定了, 而整个周期确缩短为14ms左右, 占空比却是正确的, 如图3所示。因此, 原先的猜测是不准确的。
为查找测试错误的原因, 做BENCH TEST。通过观察波形, 发现VCC端波形很稳定, 输出端结果与测试机上测试结果相同, 如图3所示。这样, 排除集成电路本身性能不良的影响, 唯一有可能导致周期失效的是外接在PIN6端的电容。分析该电路中电容可能带来的影响, 原先电路中使用的是普通低频陶瓷电容, 频率特性可能不能满足测试的要求。于是换上薄膜电容, 再做BENCH TEST, 通过观察波形, 得出结论周期与占空比均符合要求, 如图4所示。最后, 到测试机上验证, 测试结果也很好。
回顾整个测试电路的调试过程, 555时基集成电路构成的多谐振荡电路主要就是靠电容的充、放电完成整个电路的工作, 电容的好坏直接决定了输出波形的周期及占空比。那么, 为什么在此电路中要选用薄膜电容, 以后应如何选用电容来达到特定电路的测试要求, 这就需要简要地分析回顾一下电容的特性。
在各种电子设备中, 调谐、耦合、滤波、去耦、隔断直流电、旁路交流电等, 都需要用到电容。电容的种类很多, 按结构形式来分, 有固定电容、半可变电容、可变电容。常用电容按介质区分有纸介电容、油浸纸介电容、金属化纸介电容、云母电容、薄膜电容、陶瓷电容、电解电容、铝电解电容、钽、铌电解电容等。不同种类的电容适用于不同的电路。主要的几种电容的构造、特点及应用场合如下:
(1) 铝电解电容器
用浸有糊状电解质的吸水纸夹在两条铝箔中间卷绕而成, 薄的化氧化膜作介质的电容器。因为氧化膜有单向导电性质, 所以电解电容器具有极性。容量大, 能耐受大的脉动电流, 容量误差大, 泄漏电流大;普通的不适于在高频和低温下应用, 不宜使用在25kHz以上频率低频旁路、信号耦合、电源滤波。
主要特点:体积小, 容量大, 损耗大, 漏电大。
应用:电源滤波, 低频耦合, 去耦, 旁路等。
(2) 薄膜电容器
用聚脂、聚苯乙烯等低损耗塑材作介质, 频率特性好, 介电损耗小, 不能做成大的容量, 耐热能力差, 主要适用于滤波器、积分、振荡、定时电路。
(3) 陶瓷电容器
用高介电常数的电容器陶瓷〈钛酸钡一氧化钛〉挤压成圆管、圆片或圆盘作为介质, 并用烧渗法将银镀在陶瓷上作为电极制成。它又分高频瓷介和低频瓷介两种。具有小的正电容温度系数的电容器, 用于高稳定振荡回路中, 作为回路电容器及垫整电容器。低频瓷介电容器限于在工作频率较低的回路中作旁路或隔直流用, 或对稳定性和损耗要求不高的场合〈包括高频在内〉。这种电容器不宜使用在脉冲电路中, 因为它们易于被脉冲电压击穿。高频瓷介电容器适用于高频电路。
3 结束语
本次测试的集成电路是555时基集成电路, 由此构成的多谐振荡电路中, 由于电容充、放电需要考虑精确的时间, 因此, 必须使用频率特性好、稳定性高的电容。普通陶瓷电容频率稳定性差, 电容不能完全充、放电, 整个电路没有充分谐振, 因此, 才导致一开始错误的测试结果。在此测试电路中, 薄膜电容、高频瓷介电容由于其良好的频率特性毋庸置疑成为首选 (经过试验证实电解电容也可用于此电路) 。测试结果确实也是如此, 各参数的波形都能比较好地满足设计要求, 成功完成本次集成电路的测试。当然, 测试电路在具体应用时, 还需要在VCC端加小容量低频陶瓷电容作滤波电容来稳定电源电压, 以使输出结果更好地满足要求。
一个看似很小的发现解决了测试中的一大难题, 显而易见, 集成电路测试新品开发时, 回路中元器件的选择非常重要, 即使是一个小电容。因此, 在实际工作中, 除对电路要有深刻的理解外, 也必须对基本的元器件有很清晰的认识。只有着眼于细微处, 方能将测试新品开发的质量提高到新的水平, 从而做到在实践中不断强化自己的理论知识, 丰富实际的工作经验。
测试连接与电路结构化测试 第8篇
结构化测试需要测试仪器同待测电路建立大量的测试连接, 以便注入激励和观察响应。
1 结构化测试的特点
首先, 结构化测试具有极高的测试分辨率。得益于大量的测试连接, 将电路分割成最小的单元, 甚至器件, 并对这些单元分别建立测试模型;所以结构化测试通常都能够对失效的电路提供引脚级的测试分辨率。
其次, 结构化测试的实现是统一、一致的。由于测试平台针对单元测试模型建立一套标准化和重用的机制;同功能测试相比, 工程师无需理解电路的功能即可建立高效的测试应用。
2 测试连接与结构化测试
如何高效的建立测试连接, 从来都是结构化测试领域中最根本的问题。在结构化测试的发展过程中, 得益于自动化仪表、数控、半导体工业的推动, 出现了飞针测试、在线测试与边界扫描测试等结构化测试手段;它们因其特有的测试连接方式, 对待测电路有着各自要求, 适应于不同的测试应用场合。
2.1 飞针测试
飞针测试的测试连接是由一组由数控系统拖动探头实现的;简单说来, 飞针测试系统可视为一台有计算机控制的、装备了基于数控系统的点定位系统一组测试仪表;测试过程中, 计算机根据测试程序中定义的测试参数, 通过数控系统拖动仪器探头, 执行对待测板上器件的测试。飞针测试测试连接方式简单易行;而且, 数控系统及光学校正系统的快速、精确使得速度相对手持的探头有很大提升;最重要的一点是:飞针测试通常不需要待测电路提供专门用于建立测试连接的焊盘, 即测试点, 减小了印制板布局布线和印制板板面开销。但同时, 它也有不足之处;首先, 伺服系统的速度同测试仪器相比仍显得比较慢, 探头转移的时间占有整个测试时间的50%～80%;而且在一定空间内的伺服系统可同时控制的测试探头的个数是有限的, 这也限制了测试的类型。
2.2 在线测试
在线测试的使用继电器阵列和定制的针床夹具提升测试连接的效率, 并丰富了测试类型;在线测试系统提供了许多的测试通道;这些通道通过一个固态的继电器阵列共享一组测试仪器, 另一侧透过定制的针床夹具建立同待测电路板的连接;测试时, 计算机通过通用或专门的仪器总线控制继电器阵列和测试仪器, 建立测试仪器经由针床夹具建立测试连接, 测试仪器随之在计算机的控制下注入激励并拾取响应, 执行测试。 (其硬件架构如图1所示) 。
2.3 在线测试优势与不足
在线测试系统的测试连接的方式提高了连接密度与速度;而且由于连接密度的提高使得在系统之中集成更多、更复杂的仪器变得可行和有意义, 丰富了测试类型。比如:在泰瑞达TS124LX可支持最达7128个测试通道, 除了可以执行做LCR测试之外, 还可以被用来做复杂的数字测试, 以及ADC/DAC等的混合测试。
在线测试系统是目前印制板组装业广泛使用的结构化测试方法, 但是它的测试连接的方式要求在待测组装板的每个网络上存在可供弹簧探针接触的焊盘, 即测试点。随着半导体制造、封装技术及表面贴装技术的发展, 它对物理测试连接资源的胃口越来越难以满足首先, 新型表面贴装封装的器件引脚的焊盘大都无法直接作为测试点;为提供测试连接, 需要在信号走线上插入专用作测试点的焊盘或过孔, 这无疑占用宝贵的印制板空间。其次, 现代印制板的层数、走线密度、信号速度不断提, 使得为插入一个测试点需要印制板设计人员付出更多的走线调整、信号仿真的努力。另外, 现代电子系统越来越复杂, 网络数急剧增加, 对于结构化测试而言, 意味着需要更多测试连接资源。插入测试点无疑延长了研发周期, 延缓产品上市, 并增加了产品成本。
2.4 边界扫描测试
除了上述提到的结构化测试方法之外, 还有一种使用芯片内嵌入的符合IEEE1149标准测试逻辑作为测试连接的测试方法边界扫描。
边界扫描测试通过测试访问端口 (TAP (1) ) 控制板上带有IEEE1149测试逻辑的器件的IO脚上所附着的边界扫描资源, 取代了物理的测试连接资源, 从而实现边界扫描器件间的互连及被边界扫描IO所包围的器件测试。对于边界扫描测试, 曾经有一位前辈将它比做中医为病人诊病时常用的诊断手段号脉, 用手指去感受病人的脉象就能够知道病人并在那里, 而无需侵入怀疑的脏器。
2.5 边界扫描测试优势与不足
边界扫描测试极大地减小了对物理的测试连接的需求;边界扫描测试只需要对测试访问端口的物理连接, 一台PC机的并口即可胜任;而且随着半导体制造技术的发展, 在硅片上插入边界扫描测试电路所付出的面积上的开销也越来越小, 如今绝大多数的大规模集成电路都支持边界扫描, 所以边界扫描能够达到比较高的测试覆盖率;例如在本司的核心网产品线上, 50%～85%的网络都是可以通过边界扫描访问的, 从而20%～70%的网络可以不需添加测试点。
边界扫描测试除了对电路测试连接资源的需求小之外, 还有许多十分具有吸引力的特性, 如测试创建周期短、成本低, 而且还可用于对PLD、ROM、FLASH的在系统编程等等;然而在实际的电路设计当中, 由于并不是所有的器件都是支持边界扫描的, 仅凭边界扫描测试往往无法达到很高的测试覆盖率。
2.6 未来结构化测试系统架构的考量
工业界期望结构化测试能够最大化的利用边界扫描所提供的虚拟测试连接资源, 以减小对物理测试连接的依赖的同时, 也期望必要时添加必须的物理的测试连接资源以提高测试覆盖率。即在测试程序中使用虚拟的测试连接资和使用物理的测试连接资源一样容易、高效。然而, 现有的结构化测试系统, 要么假定待测电路中所有的网络都有物理的测试连接, 如在线测试系统;要么仅能利用边界扫描所提供的虚拟测试连接, 如专门的边界扫描测试工具。在未来的结构化测试系统的设计中, 工业界需融合这两类不同的测试连接建立方式。而结构化测试系统的软件、硬件都需变革以满足这些要求。
结构化测试软件系统方面, 结构化测试系统需要改进ATPG (2) 、Compile以及RTM的Diagnostic模块, 并增加一个虚拟测试连接资源生成模块, 以建立一种统一的机制来管理虚拟的、物理的测试连接资源, 如图2所示。
(1) VTCG (3) 需要根据BSDL文件、网络表及网络约束文件、器件描述文件, 生成虚拟测试连接资源的描述文件VTC (4) 及扫描链路完整性测试步骤。 (2) ATPG能够充分利用这些物理的测试连接资源PTC (5) 和VTC生成高测试覆盖率、高效率的测试程序;ATPG也应处理到继电器阵列和基于数控系统拖动的测试连接建立方式及VTC中控制寄存器对测试连接资源调度的影响。 (3) 而测试Compile模块则需要根据产生的测试程序中物理、虚拟测试连接资源分别转移成测试系统运行时模块所支持的测试通道上的测试原语和扫描链路上测试访问端口的一连串的Scan IR、Scan DR的动作, 并将这些动作最终映射为与测试访问对口相连的测试通道的RTM测试原语。而且在这一过程中, Compiler还应该根据测试步骤的需要 (6) 和扫描链路的拓扑, 尽可能减小扫描链路的长度, 提高TCK频率, 以减小测试运行时间。 (4) RTM (7) 的Diagnostic模块需要将TDO上移除的值来判断用到虚拟测试连接资源的测试步骤是否通过。
结构化测试硬件系统方面, 由于需要虚拟、物理的测试连接资源协同工作, 因此, 硬件系统需要一种专门的机制来锁定测试访问端口上的Capture-DR、Update-DR事件。另外, 与普通的测试通道相比, 用于驱动测试访问端口的通道需要更大的向量存储深度, 更高的测试向量注入速度;须知每一条使用虚拟测试通道的读写, 意味着扫描链路上数据寄存器链的一次遍历。
3 结语
半导体制造、封装技术, 印制板组装技术的发展, 和激烈的市场竞争使得传统的以飞针为代表的基于数控拖动的测试连接建立方式和以在线测试系统为代表的基于继电器阵列并透过专门的测试适配器针床的测试连接建立方式日益无法满足结构化测试的要求;前者效率低下, 后者对专用的物理测试连接的胃口增加了产品成本和上市时间;而基于扫描的虚拟测试连接方式兼具效率、物理测试连接需求小的优势, 然而在测试覆盖率上无法满足机构化测试的需要。工业界期望结构化测试能够将虚拟的测试连接方式融合进物理的测试连接方式之中, 这需要结构化测试软、硬件架构需要一系列革新以适应这种需要。一些边界扫描测试方案的供应商如JTAG Technologies已经开始在加入了对基于物理测试连接的支持;而一些在线测试系统的供应商也开始着手改进他们的ATPG以增加对虚拟测试连接方式的支持;此外, 笔者也有注意到IEEE1450 STIL工作组在定义标准测试接口语言对边界扫描的支持。
摘要：本文讨论三种主要的电路结构化测试连接方式;来自产品上市时间、质量、成本的压力, 使得工业界期望将基于边界扫描的虚拟测试连接建立的方式、基于数控拖动及继电器阵列的物理测试连接方式综合运用于结构化测试之中;相应地, 未来结构化测试系统架构需要作出变革以适应这些要求。
关键词：测试连接,电路结构化测试,边界扫描,继电器阵列
参考文献
[1]IEEE STD1149, IEEE Standard Test Access Port and Boundary——Scan Architecture[S].
[2]IEEE STD1450, Standard test inter-face language[S].
[3]Teradyne Company.Scan Pathfinder Overview[Z].GR228X Scan Pathfinder User's Guide.US:IEEE Service Center.2004:22～54.
集成电路测试 第9篇
微电子技术发展几十年来都一直遵循着摩尔定律, 也就是集成度每18 个月会翻一番, 30 年之内尺寸会缩小1 000 倍, 但是性能会提高1 万倍。在目前的电路技术中, 发达国家的IC产业已经达到了专业化, 形成了封装业、制造业、测试业、设计业共同发展、相互支持的局面。其中集成电路测试技术是设计、封装与制造的有力补充, 这样就加快了集成电路产业的快速发展。在经济可持续发展的新形势之下, 中国的集成电路产业已成为全球的半导体产业的焦点, 依据巨大的市场需求、丰富的人力资源、较低的生产成本、优越的政策扶持及稳定的经济发展等优势, 使我国的集成电路产业取得了巨大的成效。在集成电路产业的带动下, 消费类电子、通信及计算机在国际互联网的应用并产生很多的新兴产业。与此同时, 集成电路的测试技术服务业也有不错的发展, 我国在封装测试也不断涌现出一批批专业的芯片测试企业, 成为我国IC产业快速、持续发展不可缺少的重要环节。
2 集成电路测试技术的现状与形势
近年来, 在政策支持与市场拉动下, 中国的集成电路产业得到了迅速发展, 并且整体实力得到显著提升, 集成电路的制造能力、设计与国际先进水平越来越接近, 其中集成电路的测试技术也在慢慢的向国际先进水平靠近, 值得一提的是国内的一些关键材料与装备被国外生产线所采用, 并涌现出具有一定国际竞争力的企业, 产业的集聚效应也日益明显。但是, 集成电路产业目前仍然存在创新能力薄弱、制造芯片企业融资难、市场需求和产业发展脱节、适应产业特点的政策环境不完善、产业链各环节缺乏协同等突出性的问题, 集成电路产业的发展水平还远远落后于先进国家, 我国集成电路的大部分产品依赖于进口, 很难对构建国家产业、保障信息安全、核心竞争力等形成一种有力的支撑。目前, 全球的集成电路产业正在进入改革调整期。一方面, 全球经济市场的格局需要尽快调整, 由于投资的规模在快速的攀升, 市场份额也在向一些优势企业聚集。另一方面, 移动智能终端和芯片在呈指数增长, 云计算、大数据、物联网等新型产业的快速发展, 使集成电路测试技术出现了新的趋势; 中国有全球最大规模的集成电路市场, 市场需求在继续不断的快速增长。在新形势的驱动下, 中国的集成电路产业发展虽然面临着巨大的挑战, 这也是一次千载难逢的机遇, 应该将市场的优势充分发挥好, 营造出良好的发展环境, 激发企业的创造力与活力, 从而带动起产业链的可持续发展, 加快发展的步伐, 尽快实现集成电路产业跨越式发展的目标。
3 集成电路测试技术的发展策略
3. 1 发展低成本测试技术
当前国内拥有的高端IC产品不是很多, 主要以民用消费、低档类产品为主, 如MP3 IC、4 ~ 16 位MCU、音视频处理IC、数模混合IC、功率IC与电源管理IC等, 它们的芯片售价都不高, 所以无力也不会去承担昂贵的测试费用, 所以低成本测试要根据企业的需求来决定。这就决定了IC测试的设备档次不是很高, 所以选择的测试系统也要将技术指标合适、经济实惠的机型作为首选。英特尔公司预测未来几年, 晶体管的硅投资成本会比其测试成本要低。硅的成本已经在快速降低, 但是测试的成本却会保持不变, 并且被测芯片的速度往往会比测试设备的速度要高。这就说明了测试设备的速度发展已经快跟不上被测试对象速度的发展了, 而且测试的成本在整个制造成本中占的比例太大。全美电子制造公司在半导体的发展上, 提出了在最近的10 年内把测试的成本下降到原来的90% . 所以低成本芯片测试技术的发展是全球范围内的趋势所向。
3. 2 研发出高端的测试技术
随着半导体技术的快速发展, 产品在IC产品中占的比重会愈来愈大, 产值也会相应的增加。但是系统级芯片产业化之前是需要通过测试, 所以So C的大市场给So C测试带来一定的市场需求, 当前制造商还没有找到一款令人满意的测试设备来检测系统芯片。所以为了适应IC设计的快速发展, 研发高端的系统芯片测试技术刻不容缓, 而且集成电路的高端测试技术的有关研究须走在IC设计技术的前端。
4 结语
中国已成为全球第二大生产集成电路的国家, 但测试集成电路的技术还比较落后。集成电路测试技术是加快集成电路的产业发展不可缺少的环节。一方面是集成电路企业须加强对测试技术的吸收、消化与创新, 另一方面政府须发挥一定的导向性作用, 为生产集成电路的中小企业提供检测平台。
摘要：集成电路属于微型电子器件的一种类型, 即采用相应的工艺将电路电阻、晶体管、电感、电容元件连接起来, 封装于管壳内, 这样就具备了电路功能, 目前, 集成电路测试技术已经在多个领域中得到了广泛的应用, 主要针对我国集成电路测试技术现状及发展战略进行分析。
关键词：集成电路测试技术,现状,发展战略
参考文献
[1]杜社会, 阳辉, 方葛丰, 等.大规模集成电路相关测试标准的剖析[J].半导体技术, 2007 (9) .
现代汽车电路故障的测试 第10篇
1. 电路质量的测试
电路质量的测试是指用直流电压档在电源电压正常时 (对发电装置, 12V系统的额定电压为14V, 24V系统额定电压为28V) , 带电测试其电压降;在测试电路电压降时, 宜选用低量程 (05V) 的直流电压表 (以下简称电压表) , 以减少测试误差, 并逆着电路电流方向进行;若电压表表笔引线长度不够, 可分别测出各测试点与搭铁之间的电位, 然后求其电位差 (电压降) 。
2. 电路故障的测试
电路常见故障是断路、短路与搭铁。电路故障的测试通常采用试灯法 (即用连有试灯的导线, 一般为12V/8W或者24V8W) , 将试灯的一端接在被测端的电源点, 另一端搭铁, 电路正常时试灯应亮, 否则断路出现在试灯亮与不亮之间;用R1Ω电阻档测量被测电路的导通电阻 (不带电测试) , 若读数偏小, 则表示该电路有短路或搭铁, 可采用逐段断开及逐段测试, 即可找出短路故障处。
二、测试范例
1. 启动电路测试
(1) 测试蓄电池负载电压。若蓄电池电压正常而启动困难, 可用电压表检测启动时蓄电池的端电压, 应不低于9.6V (12V系列) 或者19.2V (24V系列) 。
(2) 测试启动电路电压降。起动机主电路 (蓄电池“+”柱至起动机“电瓶”柱之间) 的电压降应低于0.5V;起动机控制电路 (起动机“电瓶”柱至起动继电器“S”柱之间) 的电压降应低于0.30.4V;起动继电器“电源”柱至起动机“S”之间) 的电压降应低于0.1V。
2. 电源电路测试
现代汽车电源电路 (采用外装式调节器) 包括充电电路和激磁电路。
(1) 电源电路测试。检测充电电路时, 试灯接在发电机“B+” (或“电枢”或“A”以下简称“B+”) 柱和搭铁之间试灯应亮;检测激磁电路时, 将点火开关置于“ON”档, 试灯接在发电机“F”柱与发电机“E”柱之间 (内搭铁式发电机) 或发电机“F1”柱与搭铁之间 (外搭铁式发电机) , 试灯应亮。
(2) 发电机负载电压测试。在发动机中速以上运转, 测量蓄电池“+”与“-”之间的电压应为13.514.5V, 在接通主要电器附件 (如空调系统等) 和灯光 (前照灯远光等) 时, 电压应不低于13.5V。若有问题, 可在充电20A时检查电路电压降, 将电压表正极接发电机“B+”柱, 电压表负极接蓄电池“+”柱, 电压表读数不得超过0.7V;将电压表正极接调节器壳体, 电压表负极接发电机壳体, 电压表读数不得超过0.05V;将电压表正极接发电机壳体, 电压表负极接蓄电池“-”柱, 电压表读数不得超过0.05V。若示值不符合要求, 就应清洁、紧固相应连接器和安装架等。
(3) 发电机负载电流测试。在发电机“B+”串联相应量程直流电流表 (040A) 和并联相应量程的直流电压表 (在拆卸与安装导线时应断开总电源) , 起动发动机, 使发电机在略高于额定负荷的转速下工作, 此时电流表读数应小于10A, 电压表示值应在调节器规定的调压值范围内。接通汽车主要用电设备 (如空调系统、前照灯远光等) , 使电流表读数大于30A, 此时电压表读数应高于蓄电池电压。若电压值超过发电机输出电压的上限, 一般为调节器故障;若电压值低于发电机输出电压的下限, 电流过小, 通常是整流二极管或发电机驱动皮带严重打滑而引起的。
三、仪表系统的测试
汽车仪表按其结构不同, 可分为电热式和电磁式和电子式三大类;传感器则有热敏电阻式、双金属片式和滑动变阻式三类。
1. 稳压器的测试
将试灯 (12V/8W) 或电压表并接在稳压器输出端和搭铁之间, 接通点火开关, 15s左右试灯应闪烁或电压表指针指示78V左右 (12V系统电源) , 表示稳压器工作正常。
2. 水温表及传感器的测试
若水温表为电磁式而传感器为热敏电阻式, 拆下传感器接线并串联一试灯 (12V/8W) 接通点火开关, 试灯在闪烁的同时表针应迅速从低温端指向高温端;若水温表和传感器都是双金属片式 (电热式) , 用万用表欧姆档测量其加热线圈的电阻值应分别为18Ω左右和8Ω左右。
3. 燃油表及传感器的测试
检测电磁式燃油表时, 拆下传感器接线并串联一试灯 (12V/8W) 接通点火开关, 试灯在闪烁的同时表针应摆至最低处;反之应摆至最高处。
4. 机油压力表及传感器的测试
若机油压力表为电磁式而传感器为可变电阻式, 拆下传感器接线并串联一试灯 (12V/8W) 接通点火开关, 试灯在闪烁的同时表针应迅速由高压端指向低压端;若机油压力表为电热式和传感器都为双金属片式, 用万用表欧姆档测量其加热线圈的电阻值就应分别为36Ω左右和812Ω。
四、信号系统的测试
1. 电喇叭的测试
在电喇叭电路中串联适当量程的直流电流表和并联适当量程的直流电压表, 接通电喇叭按钮开关使电压表指针指示在1212.5V;调整电流表的读数到5.5A (调整时先把电喇叭壳体上锁紧螺母旋松, 然后顺时针 (增大电流) 或逆时针 (减小电流) 旋转调整螺钉) , 待电喇叭发出合适的声音之后, 将电压增加到1415V, 再重新调到合适的声音, 最后旋紧锁紧螺母。
2. 闪光继电器的测试
汽车转向灯的闪光频率通常为50110次/min, 但以6095次/min为宜, 在用仪器检测或装车使用中, 若发现闪光继电器的频率太快或太慢, 在灯光匹配情况下应对闪光继电器作适当的调整。对于热丝式闪光继电器可用尖嘴钳扳动调节片, 改变工作丝的拉力和对触点间隙进行适当调整;对于电子式闪光继电器, 可通过对电路中电位器的调节, 以此改变振荡器的振荡频率或调整电容器的充、放电时间, 改变转向灯闪光继电器的频率。
参考文献
[1]赵福堂.汽车电器与电子设备.北京:北京理工大学出版社, 2006.12.
[2]舒化等.汽车电器设备与维修.北京:北京理工大学出版社, 2009.1.
集成电路测试 第11篇
【关键词】STC89C52；压力传感器；A/D转换器；桥梁荷载力
1.引言
国际上许多国家，在货物公路运输过程中，普遍存在超载现象。超限的车辆会造成道路损坏严重，也造成交通事故频频发生。为了实现对桥梁的实时检测，有必要依靠嵌入式技术发展成果应用到桥梁建造上，来彻底杜绝道路严重损坏及交通事故的频繁发生。设计基于单片机的桥梁荷载力测试实验模型电路，利用安装在桥梁下面的应变传感器测量车辆经过桥面引起的桥梁应变张力，通过积分运算消除车辆振动对计算结果的影响，得到桥梁的荷载值。理论和试验室结果证明该方法可以较准确的进行高速动态超重车辆的检测。由于利用该方法的动态称重测量系统不要进行地面开挖，建造成本较低，具有很强的可移动性，能实现24小时不间断检测，具有很好的实用前景。
2.理论推导
（1）桥梁荷载测试装置的工作原理
当被称物体放置在模拟桥梁上时，其重量便通过桥墩传递到压力传感器，传感器随之产生力-电效应，将物体的重量转换成与被称物体重量成一定函数关系（一般成正比关系）的电信号（电压或电流等）。此信号由放大电路进行放大、经滤波后再由模/数（A/D）器进行转换，数字信号再送到微处器的CPU处理，CPU不断扫描键盘和各种功能开关，根据键盘输入内容和各种功能开关的状态进行必要的判断、分析、由仪表的软件来控制各种运算。运算结果送到内存贮器，需要显示时，CPU发出指令，从内存贮器中读出送到显示器显示。
（2）荷载测量方法
经过实际调查，本设计方案将采用简支梁作为桥梁模型。车辆通过桥面时，简化为间距为Ls的两个点力以速度c匀速通过桥面，F表示前轴，R表示后轴，如图1所示。
此处： 是桥上x点处在t时刻的桥梁位移；ρ是单位桥梁密度；C是粘性衰减系数；E桥梁材料的杨氏系数；I是桥梁横截面的惯性矩；L是桥梁的长度； 代表车辆通过时前后轴对桥面产生的压力；c是车辆通过桥面的速度； 是单位冲激函数。
基于模型假设，动态位移， 可以被描述为：
此处：i是模态数， 是第i模态形状函数； 是第 i 模态的幅值函数。把式（2）代入式（1）：
对方程（3）左右两边都乘以模态形状函数 π，并 在区间[0，L]上对方程中变量 x 进行积分，得：
（4）
此处： 是第 n 模态的频率； 是第n模态的衰减比率；Mn是第n模态的模态质量。基于桥梁假设，桥梁的模型参数可以通过下面式子计算：
式中：S——传感器及其测量电路的灵敏度（即被测量X转换成电压U的转换系数）
K——放大器的放大倍数
——A/D转换器满量程输入电压
——A/D转换器满量程输出数字
而被测量X总是以其测量数字N和测量单位x1表示
就可以使A/D转换结果D与被测量x的数值N相等，即D=N，在这种情况下将A/D转换结果作为被测量的数值传送到显示器显示出来。
3.电路设计
本系统由、数据采集部分、声光报警部分、数据显示部分、键盘部分和电源等部分，其中，控制器部分采用STC89C52实现，数据采集部分由压力传感器、信号放大电路、A/D转换器构成，系统设计原理如图2示。
（1）数据采集部分电路设计
数据采集部分电路由传感器、信号放大电路和A/D转换器组成。A/D转换器采用24位HX711芯片。HX711与单片机的接口电路接线图如图3示。
（2）显示电路与STC89C52单片机接口电路设计
显示电路采用LCD12864。LCD12864与单片机的接口电路设计如图4示。
4.软件设计
本设计采用C语言编程，编译环境为keil UV4。根据系统的控制任务，软件设计主要由主程序、初始化程序、显示子程序、数据采集子程序和延时程序等组成。
在芯片上电后，初始化程序将单片机中程序存储器单元清零，P3.0引脚置成低电平，防止错误报警。主程序设计流程图如图5所示。
5.结论
支持边界扫描测试的电路设计 第12篇
在数字电路设计中,由于电路板器件密度的加大、器件封装的小型化以及表面贴装技术的应用使得电路板的可测试性变得越来越困难,这就要求设计师在电路设计之初就要充分考虑如何进行电路板测试和故障诊断,进行可测性设计。
1 边界扫描测试电路的基本结构
JTAG为边界扫描定义了测试存取口(TAP)、TAP控制器、测试数据寄存器和指令寄存器4个基本的硬件单元。
测试存取口(TAP)包括4条测试总线和1条可选的复位总线,这5条测试总线构成测试存取口(TAP),4条必须的测试总线分别是:TCK、TMS、TDI和TDO。可选的测试总线为TRST。
测试时钟输入端(Test Clk,TCK):TCK信号控制各集成电路的边界扫描部分同步并独立的工作。它控制测试指令和数据进入寄存器单元或从寄存器单元输出。从TDI输入管脚移进的数据必须在TCK时钟脉冲的上升沿进行,向TDO移出的数据必须在TCK时钟脉冲的下降沿进行。
测试模式选择输入端(Test Mode Select,TMS):TMS信号接受边界扫描测试控制器的测试控制信号,并由TAP控制器解释,用于控制测试的操作。在测试时钟脉冲TCK的上升沿,TMS信号被采样,所得逻辑信号由TAP控制器解释,产生芯片内部需要的控制信号,控制测试的进行。
测试数据输入端(Test Data Input,TDI):TDI在测试时钟脉冲TCK的上升沿串行移进测试指令或测试矢量。
测试数据输出端(Test Data Output,TDO):TDO在测试时钟脉冲TCK的下降沿串行移出测试响应数据。测试指令和其他测试响应数据在TCK测试时钟脉冲的下降沿串行移出TDO。TDO引脚在进入移位状态后的第一个时钟脉冲TCK的下降沿时刻有效,而在离开移位状态之后的第一个时钟脉冲TCK的下降沿时刻处于并保持三态。
T测试复位端(Test Reset,RST):TRST是一个可选择的信号,它的作用是令测试系统强制复位。
TAP控制器是一个16状态的状态机,可产生时钟信号和各种控制信号,从而使指令或测试数据移入相应的寄存器,并控制边界扫描测试的各种工作状态。
TAP控制器在加电时自动初始化到测试逻辑复位状态(禁止测试逻辑),当建立TRST或当TMS在5个或更多相继时钟内为高电平时,也进入测试逻辑复位状态,为了实现边界扫描,一个器件的TDO以菊花链形式与下一个器件的TDI相连,这允许通过一个长移位寄存器对该链上器件的所有I/O进行访问,TMS和TCK是为所有器件共用的。JTAG边界扫描测试如图1所示。
如图1所示,对符合IEEE1149.1标准的芯片进行测试时,通过标准规定的TAP口,由串行输入的方式将测试比特流,即测试矢量加载到边界扫描单元,通过状态机的转换,经过更新和捕获,对输出管脚进行状态设定或者对输入管脚进行状态采集,实现芯片管脚的可控性和可观测性。
2 边界扫描测试原理
在PCB上,电气连接状态大致可以分为如下几种:① 管脚/线路与电源短接;② 导通;③ 相邻管脚/线路短接;④ 开路;⑤ 管脚/线路与地短接。
下面举例说明,当相邻芯片支持JTAG协议,并且已经通过菊花链连接起来时,针对上述几种故障情况,设计出相应的测试比特流,即测试矢量,将测试矢量逐位扫入JTAG口。根据JTAG协议,TMS管脚会选择移位寄存器工作方式,比特流在管脚间顺序移动,并且通过菊花链在不同芯片间移动,当测试比特流入的同时,相应的状态比特也从TDO管脚流出,通过对流出的状态比特的分析就可以获知管脚电气连接的状态。边界扫描测试原理如图2所示。
如图2所示,测试向量从IC1的TDI输入,IC1的TDO与IC2的TDI连接,再通过IC2的TDO输出。测试向量通过边界扫描路径加到每个芯片的输出引脚寄存器,从输入引脚寄存器接收响应向量,将6组测试向量和测试结果进行简单的逻辑运算,很容易确定连接的状态。当然根据连接的复杂程度,测试矢量的比特数和复杂程度也会随之增加
3 边界扫描可测试性设计要点
3.1 边界扫描基本结构完整性设计
将电路板上带有JTAG接口的芯片的输出、输入信号线用串联的方式连接起来,即TDO-TDI-TDO的方式,形成一个扫描链,而其他控制信号线则是通过并联的方式连接起来。同时,其他不带JTAG接口的元器件可以分为几组,通过每组和带有JTAG接口的芯片的管脚相连而达到对不带JTAG接口的元器件的测试,存储器和Flash则可以通过总线来测试,这样,整个电路板对外只是一个简单的JTAG接口。
3.2 器件的选择
在电路设计时,引入边界扫描结构首要考虑的问题就是尽可能地选择符合IEEE 1149.1标准的器件。对于一些小型芯片,在实现的功能相同的前提下,选用符合IEEE 1149.1标准的器件有助于扩大扫描链的扫描范围。
3.3 JTAG接口在FPGA和DSP中的应用
FPGA中的JTAG接口,除支持边界扫描测试外,还具有编程和逻辑分析功能;在DSP器件中使用JTAG接口主要有2种工作模式:边界扫描模式和仿真模式;为了满足调试或仿真的要求,这类器件最好位于一个可分离的或者独立的链中。
3.4 扫描链布局
当JTAG接口I/O电平不一致时,可以根据电平组成不同的几个链,分别测试;为有利于测试分区、诊断分辨率的提高或优化测试矢量的执行,应对器件进行分区;在系统环境中,提供到背板接口的器件应进行分区,这有利于进行板到板互连测试时优化测试矢量的执行;通过放置一个0 Ω的旁路电阻,可实现对边界扫描器件的物理旁路。
3.5 对非边界扫描器件的控制
对非边界扫描逻辑控制信号的访问:为了防止测试时的信号竞争导致器件损坏或测试不可靠,非边界扫描器件的控制信号必须连到边界扫描单元,以实现对该器件的非使能控制。
时钟信号的控制:需要对同步存储器读写的时钟信号进行控制,测试时,使用测试时钟代替原有时钟,实现对测试矢量的发送与读取。
对连接器的测试:可将连接器的引脚接至边界扫描器件的扫描单元,通过在连接器上外接的短路器,实现直通测试。
3.6 信号的完整性设计
为保证信号的完整性,将主TAP控制信号TDI、TMS信号上拉至逻辑1状态,将TCK下拉接地。对于TRST信号,因为它是低电平有效,可以在器件内部或者电路板上增加上拉,在测试时可以不加以控制。另外,在上一个器件的TDO和下一个器件的TDI之间放置一个33 Ω的电阻以衰减反射。
在电路板空间允许的情况下,对进入电路板的所有JTAG输入信号进行缓冲,以保证信号的完整性,特别是TCK和TMS两个信号尤为重要。一个通用的规则是,如果电路板长度相对较短,74244型缓冲器可扇出4～6个器件,如果缓冲器和边界扫描器件间导线较长(大于10 cm),建议一个缓冲器扇出1～2个器件。
3.7 PCB布局布线设计
边界扫描技术对数字部分几乎能100%的覆盖,但对模拟电路的测试还存在很多不成熟的地方,因此在PCB设计规划时,应尽可能将数字电路和模拟电路在物理位置上分离,以方便测试。
尽量避免逻辑冗余电路,否则将会造成冗余节点的故障不可测性,并很可能会导致非冗余电路中的故障变的不可测。
由于电路板存在边界扫描器件和非边界扫描器件,对于边界扫描器件需要组成一个菊花链,同时,非边界扫描器件的控制线又必须要连接到边界扫描单元上,以便实现有效驱动和测试,所以在元件的布局上要尽量合理。
4 基于JTAG规范的扫描链路设计
为了发挥边界扫描技术的优势,改善电路板的测试性,保证电路板测试获得良好的测试效果,首先必须保证测试链路畅通,也就是说,基于边界扫描的电路板测试性设计很重要的问题是电路板的扫描链路设计。
下面以一个具体的扫描链路的设计案例进行说明。由于电路板边界扫描芯片不多,主要包括一片CPU、一片FPGA及2片IC,如图3所示。在设计中将TRST/TMS/TCK信号并联,CPU和FPGA要利用跳线与这些信号连接,测试时,加上跳线帽实现短接,正常工作时,拔掉跳线帽断开连接。CPU和FPGA的这3个信号单独上/下拉,其他IC的并联线上只需加一个上拉/下拉电阻即可。将TDI和TDO信号串联,组成TDO-TDI-TDO链,在器件的TDI端加10 kΩ的上拉电阻,TDO与TDI之间加跳线,测试时,用跳线帽将这些信号串联,正常工作时,将跳线帽取下,断开连接。对于TDI信号,由于有跳线的需求,考虑在每个芯片的TDI脚都接一个上拉电阻,这样在跳线前后都可以保证TDI信号的上拉要求。同时,为衰减反射,在TDO和TDI之间加33 Ω的电阻。
图3中,XP1设计为跳线开关,进行JTAG测试时,将4/1和2/3用跳线帽连接,实现扫描链路的的完整性连接。正常工作时,1/2用跳线帽连接,3/4断开,FPGA和CPU的JTAG接口互相独立,各自实现独立的编程、调试等功能。FPGA的JTAG接口没有TRST管脚,用空闲的7脚作为TRST信号的引入管脚,提供给其他芯片使用。
电路板以FPGA为第一个TAP存取口,依次串接其他器件,最后回到FPGA。以FPGA的JTAG接口的信号定义作转接缆与测试设备连接。
对于非边界扫描器件,例如CPU周围的SDRAM以及IC周围的SRAM,数据线或地址线可以通过边界扫描直接测试,其时钟信号设计为能够被CPU或IC直接控制。其他非边界扫描器件,如244或245驱动等,其重要的控制信号,如片选信号和使能信号在设计中设计为直接控制,这样在测试时,为了避免信号冲突可以把相应的器件禁用或者改变信号输入输出的方向,从而保证了测试的顺利进行。
5 结束语
基于JTAG的边界扫描测试技术是目前主流的硬件故障测试技术,它很好地解决了微型器件封装、高密度电路板的故障诊断等问题。运用边界扫描测试方法,几乎可以覆盖支持JTAG协议的芯片之间的各种电气连接缺陷,对于研发阶段的单板或者生产阶段的成套板都可以采用这种测试方法最大可能地定位电气故障,有效地缩短调试周期,保证生产进度。因此,在电路板的设计初期,就应考虑电路板的测试策略,采用可测试性设计方法,降低测试成本,增强电路板的可测试性。
参考文献
[1]IEEE Standard1149.1-1990,IEEE Standard Test Access Port And Boundary-Sacn Architecture[S].IEEE,1990.
[2]王让定,叶富乐,杜呈透.基于边界扫描技术的TAP接口研究[J].计算机工程,2003,29(3):139-141.
[3]张文广,周绍磊,李新.边界扫描技术及其在PCB可测性设计中的应用[J].计算机测量与控制,2006,14(6):713-715.
[4]杨江平,周曼丽.基于边界扫描测试的电路单元测试性设计研究[J].计算机测量与控制,2007,15(5):587-590.
