数字钟电路设计（精选12篇）
数字钟电路设计 第1篇
关键词：数字钟,设计,多功能
电路以时间为基准, 按照罗马计数法, 对数码显示管的显示屏进行显示, 确定时间、分钟和秒钟, 通过二十四小时、六十分、六十秒周期校正, 确定时、分、秒显示的情况, 确定有效时间范围, 提高设计校正功能的精准性。按照工作原理, 分析认识电路, 确定电路有效操控方法, 从多功能数字时钟电路中找寻更加适合的设计方案, 提高设计功能效果, 改善数字钟运行电路的基本工作原理, 加强数字钟电路的整体工作效率, 确保数字种多功能电路的有效实用价值。
一、框架原理
数字电路按照数字形式, 完成数字时钟内的时针、分针和秒针的时间很准, 通过二十四时完成一个整体翻的记录, 对相关的电路进行计量, 选用六十一翻的记录, 对分和秒进行对视, 确定整点校正的时、分、秒。通过整体报时功能完善数字电路的功能性效果, 提高数字钟的可读性。
二、设计方案
1. 震荡器。振荡器是电路数字钟的基本元器件, 通过稳定数字钟的基本频率, 确定整体精度, 保证有效震荡器的震荡准确度。555 集成设备, 通过信号标准, 确定设计的信号源。按照石英晶体为原材料, 设计震荡电路。石英可以有效的保证时间准确, 具有较为稳定的测定级别。通过加强时间脉冲信号的推进, 确保电路基本频率, 完善时分水平, 保证时分脉冲标准, 提高频率设定效果, 完成在单位频率下的电流电路取值。采用时钟逻辑电路与RC组成时钟震荡电路, 通过多谐震荡器进行时间常数的数据周期作用, 这与时间RC有关, 与门电路的基本阈值电压有关系。根据温度变化, 对频率整体进行控制, 确保频率稳定调节的适合性, 提高阀门值温度下的影响水平, 三种方法电路因具体特点有不同的使用性, 频率谐振电路的稳定性作用较差, 当遇到脉冲发生的时候, 就会出现不稳定的现象。石英电路的整体稳定性作用较好, 但是如果选用的频率高, 就需要采用分级、分频的方式完善多级电路, 将稳定的信号进行分级输出, 确定信号的稳定性作用。采用555 设备, 完善RC电路, 确保电路稳定, 提高RC通过率, 加强脉冲稳定, 确保信号电路传输的有效性。
2. 分频器。采用时分、频分的方式进行区别控制, 通过频率的区分, 确定可完成传输的信号值, 确保电路脉冲信号控制水平, 保证电路的供给。例如, 脉冲校正的电路频率一般为10HZ左右, 校正的时候需要通过计数器进行数字分频, 通过计数器确定元器件的基本功能作用。为了充分保证计数器的有效利用作用, 可以采用2、5、10 的计数标准, 对555 计数器进行频率测算。每次输出的基本频率为10Hz, 经过三次的频率确定后, 就可以输出脉冲信号。主要的脉冲信号是三频次信号。
3. 计数器。计数按照秒、分、时进行区分, 确定设计标准, 按照60 进制的分、秒标准, 24 进制的时间标准, 确定设计电路信号。按照这样方法, 确定输出的有效脉冲频率, 对相关的计量进行进位, 确定进位信号标准, 根据接受的进位标准, 保证信号的可用性, 有效性, 加强进制准确度, 方便计量。通过计数确定, 采用进位归零的方式, 完成计数的计量标准。其中74L89是以满10 向后进行计数进位的, 给十位一个进位信号, 满101向后进位。时分位在进位过程中, 需要满足基本的接受水平, 确定有效可进位信号的进位级别。当十位满24 正时的时候, 就可以对计数器进行计数清零, 确定计数的基本规律标准, 提高计数标准的准确程度。
( 1) 校正设计。校正设计师通过输出的信号, 在编码、译码过程中, 对信号传输请款进行分析, 确定可现实的数码管信息的规律性, 保证数码管现实的内容的可辨识性, 提高可读作用。采用时分脉冲信号10Hz脉冲电路信号进行校正, 确定有效的适中校正速度, 确保校正的准确性。需要注意的是, 组合电路需要采用非逻辑门电路进行, 开关闭合、打开过程中, 容易产生振动, 造成校正误差。针对这样的误差变动问题, 需要采用屏蔽的方式, 在计数器上增加电容设备, 确保电路的有效稳定作用, 逐步提高触发器电路的稳定性, 保证电路的有效性校正。
( 2) 报时电路。通过正负三极管, 对电路进行分析控制。按照正负有效时间确定, 可以报时的整点值。按照60 进制确定分、秒的进制比例, 通过蜂音, 确定电路的有效报时音。按照差一秒的时间点, 对电路设计的蜂音进行开启, 确保电路可以实现报时的功能。
三、器件的选取
基本元器件是555 振荡器, 是有电阻、电容组合完成的基本电路, 具有良好的震荡延时的作用。通过非门电路进行组合分析, 确定组合完整性作用。通过输出电路、输入电路, 确定有效触发器位置, 采用有效地逻辑门电路进行高低互补组合, 确定有效输出的额定供电电压、有效供电电流, 加强自动化负载效果。实现对器件电路的有效精准计时, 保证温度的恒定, 确保基本价格合理性, 实现综合负载的最高效率, 实现温度、计数、价格都复合基本市场的需求。开展可视的有效开放市场, 提高器件的优选优用作用。
1. 555 引脚介绍。震荡器的选取需要采用充放电设置, 确保电路的可控标准, 加强接触引脚的管理, 确保引脚接地保护, 提高引脚控制端重置效果。通过接地引脚, 确定有效共同接地标准, 保证电路与地相互连接, 通过触发引脚, 确定有效周期启动的时间, 触发信号的引上电压不可大于1VCC, 输出的周期信号电压需要超于2 伏特的高压点位, 控制需要的低点位标准, 即使调整电位的有效输出情况, 确保电流的可控制作用。在基本逻辑电路中, 改善定时器的低压回路标准, 确保输出点位水平。主要的引脚由外部的电压、闸门进行限制, 通过计时器稳定确定有效运行方式, 通过输出电路调整输入的频率。采用低电平对输出电压进行锁定, 确定有效引脚的基本启动动作标准。放电引脚主要是对输出的引脚电流进行接地放电, 通过低阻抗作用, 实现电压的有效调节。555 计数器的有效正负电压电流端, 其主要的电压供电范围为4V—16V, 其输出的有效电流为220m A。555 计时器的有效应用范围广, 一般主要用于稳定谐振电路的震荡器, 无稳定谐振电路的振荡器。
2. 计数器。计数器依照二进制、五进制和十进制的方式, 通过下延触发器确定有效的进制输出端, 通过清零端确定组合技术器位置。选用有效的控制信号, 对脉冲情况进行控制调节, 改善脉冲信号标准。通过有效地数字钟计数, 很大程度上方便了计数准确性计量效果, 方便电路辅助作用, 改善电路的有效基本计数标准。
3. 译码器引脚功能。译码器是一种集成的芯片, 采用七段数码显现管, 通过译码确定有效地驱动电路, 主要的引脚电路功能图如下。按照译码器的信号, 确定码元情况, 控制实际信号显示效果, 将有效的数字信号显示在实际的电路屏幕上。
四、计数器电路的仿真
计算机的应用, 软件和硬件的开发, 提高计算机电路系统的设计标准, 按照模拟电路平台进行应用调节, 逐步完善平台标准, 确保设计准确, 提高设计灵活多变效果。通过统一的设计标准, 确定有效设计流程, 降低设计的风险成本, 直观的实现电路的有效仿真作用。通过计数器仿真电路设计, 完成实验室无法完成的元器件模拟运行, 将相关数据显示在电路显示屏上, 记录相关数据信息, 确定有效元器件的设计电路灵活性。采用数量控制的方式, 完善虚拟仿真仪器仪表的准确性, 实现对设计电路仿真的准确试验结果表示, 加强试验仿真的准确性, 保证电路设计的合理性。
1. 555 振荡器的仿真。采用555 振荡器进行输出信号端的仿真, 通过的时间带宽为100us, 有效的输出波形占用20 个方格, 通过公示就可以得出有效的周期为2000Hz。按照波形进行记录, 确定震荡器有效输出记录, 逐步完善电压标准, 改善波形稳定, 方便分析。确定有效冲放电的三极管和电阻值, 确定波形下降水平, 实现电路输出信号变化的有效检测和分析。分频器中需要对不同频率的波形进行仿真, 通过波形的不同高低电平, 确定冲放电的有效波形。如果引脚从低电平置位看, 输出电平则为高电平, 如果引脚为驱动负载, 电平就会慢慢降低。当引脚、负载的基本电平相等的时候, 此时的电压差为零, 电平保持基本平衡。控制引脚配置, 按照标准配合确定有效电平, 即使调整低电平的有效负载作用, 完善每一个引脚配置, 确保电平置换合理性, 加强波形效果的实用管理, 实现多余负载电压中和效果。
2. 时间仿真。输出信号通过数码管将信号进行分析, 确定高低电平的有效计量标准, 记录显示的数据, 对比有效输入、输出信号, 分析可行性方案, 即使进行信号电路验证。计时过程前, 需要对电路进行计量数量清零, 仿真记录完毕后, 也需要对计时器进行归零, 确保数字时钟可以以基本计数量作为标准开始时间显示量, 保证仿真显示量的准确程度。
3. 报时校正功能。在仿真电路设计中, 需要对电路进行按钮功能设计, 通过按钮校正电路设计, 四线点触确保记录的准确程度。如果时间加承, 采用有效校正, 可以保证基数归零效果。通过按住不放, 校正的数值会以每秒10 倍的数度增加或减少, 从而提高有效核对速度。整点仿真报时技术需要在电路校正归零后进行, 通过时分秒的调节, 确定分显示在59, 秒显示在59 的时候, 进行整点报时, 此时需要等待蜂音的计数量是秒58 的时候发出, 通过整点报时, 确定发出声音时间的准确性。报时经过两秒后停止, 准确的在两秒内完成时间整点报时, 实现报时功能的仿真技术。
综上所述, 通过数字化多功能计数电路的设计研究, 从基本电路原理结构、电路设计内部元器件、电路仿真形成方式、电路设计相关注意事项等多个问题上进行分析, 确定在不同计数器设计中需要选择的不同类别方案, 通过对不同细则进行选择配置, 按照仿真电路进行模拟应用, 实现电路的准确性, 提高设计者对设计电路的充分思维启发。从设计角度提高设计电路的实用性, 加强利用仿真技术提高计数器电路设计的实际应用效果, 降低设计失误和设计误差, 提高利用计数器、振荡器、仿真电路系统完成各类电路的设计, 提高各类元器件、数码管的应用范围, 在实际生活中解决更多可预见的问题。
参考文献
[1]周志华, 李营, 王海燕.辽宁中南部地下流体水化学类型与特征[J].吉林大学学报 (地球科学版) .2015 (S1) .
[2]万波, 赵晓辉, 侯建军.1765年沈阳5 1/2级地震发震构造判定[J].北京大学学报 (自然科学版) 网络版 (预印本) .2009 (04) .
[3]曲乐, 柯小雯, 邹博, 臧石磊, 曾冠男, 杨晓东.场地土动剪模量比和阻尼比对工程场地设计地震动参数的影响[J].防灾减灾学报.2015 (02) .
数电课程设计 数字钟电路设计 第2篇
目录
一、设计目的........................................................................................2
二、设计要求和设计指标....................................................................2（1）基本功能..................................................................................2（2）扩展功能..................................................................................2
三、设计内容........................................................................................2 3.1数字钟电路工作原理...................................................................2 3.2总体设计.......................................................................................3 3.2.1原理框图：.........................................................................3 3.2.2主要仪器及元器件.............................................................4 3.2.3系统模块设计.....................................................................4 3.3仿真结果.......................................................................................7 3.3.1电路连接.............................................................................7 3.3.2仿真截图.............................................................................8
四、本设计改进及建议........................................................................9
五、总结....................................................................................................9
六、参考文献..........................................................................................10 1
数字电子技术课程设计报告
一、设计目的
（1）掌握多功能数字钟的工作原理。
（2）掌握基本逻辑门电路、译码器、数据分配器、数据选择器、数值比较器、触发器、计数器、锁存器、555定时器等常用数字电路的综合设计方法。（3）熟悉用Proteus软件进行数字电路仿真设计的方法。（4）了解用Altium Designer软件进行PCB设计的方法。
（5）熟悉复杂数字电路的安装、测试方法，提高实验技能，增强工程实践能力。
二、设计要求和设计指标
（1）基本功能
具有“秒”“分”“时”计时和显示功能。小时按24小时计时制计时。校时功能，能够对“分”和“时”进行调整。（2）扩展功能
具有整点报时功能，在59min51s后隔秒发出500Hz的低音报时信号，在59min59s时发出1kHz的高音报时信号，声响时间持续1s。闹钟功能，闹时信号持续1min。
三、设计内容
3.1数字钟电路工作原理
电子数字钟的，通过计时精度很高的石英晶振，采用相应进制的计数器，转化为二进制数，经过译码和显示电路准确地将时间“时”“分”“秒”用数字的方式显示出来。
1.晶体振荡器电路
晶体振荡器电路给数字钟提供一个频率稳定准确的32768Ｈz的方波信号，可保证数
数字电子技术课程设计报告
字钟的走时准确及稳定。2.分频器电路
分频器电路将32768Ｈz的高频方波信号经32768（）次分频后得到1Hz的方波信号供秒计数器进行计数。分频器实际上也就是计数器。3.时间计数器电路
时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，而根据设计要求，时个位和时十位计数器为24进制计数器。4.译码驱动电路
译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，译码电路及驱动电路由74LS248电路完成。5.数码管
数码管通常有发光二极管（LED）数码管和液晶（LCD）数码管，本设计提供的为ＬＥＤ数码管。
3.2总体设计
3.2.1原理框图：如图1
数字电子技术课程设计报告
图1：数字钟设计原理
3.2.2主要仪器及元器件
用到的元件有：7SEG-BCD、74HC30、74LS08、74LS90、555、BUTTON、CAP、CELL、LED-RED、RES等。3.2.3系统模块设计
（1）秒信号发生电路
根据计时的精度确定石英晶振的频率，采用32768HZ的石英晶体振荡器通过15次的分频来获得秒脉冲的信号，作为计时的基本单位。选CD4060作为秒脉冲发生电路的主要器件，它是14级的二进制计数器/分频器/振荡器。如图2，C1，C2，晶振，R4，CD4060等器件构成32768HZ振荡器。3脚输出14分频信号，图中的R4是反馈电阻，可使内部的非门电阻工作在线性放大区，C2是微调电容，可改变振荡频率，以保证精确度。从3脚输出的为32768的第14级二分频，即为2HZ，经74LS74（D触发器）再作二分频，从而得到秒脉冲（1HZ信号）为止。
（2）“时”“分”“秒”计数器电路“秒”、“分”、“时”计数器电路采用双BCD同步加法计数器CD4518，由图2得到的秒脉冲送图3a秒计数器，由此完成60秒计数功能。由74LS08的3脚输出信号即为60秒的进位时脉冲。
数字电子技术课程设计报告
图中，QA1、QB1、QC1、QD1为秒个位上十进制显示的二进制BCD码，QA1、QB2、QC2、QD2为秒十位上6进制BCD码，当十位要显示十进制6时即0110，QB2、QC2位均为1，利用此条件，经74LS08（四二输入与门）内部与门输出为1即高电平，给15脚，高电平使CD4518一组十位上的计数输出全部为0并向前输出一高电平，其他时候为低电平，此脉冲即为分脉冲的输入信号。CD4518 15脚和2脚分别为清零端，当它为高电平时，QD～QA=0为低电平，执行计数功能，其脉冲输入有2个方式，从2脚10脚输入时，为下降沿计数，此时9脚1脚接低电平才有效，否则不能计数，计数脉冲信号从9脚1脚输入时，从脉冲的上升沿开始计数，此时，2脚10脚应高电平才有效，否则不能计数。
分计数器与秒计数器完全相同。不同之处在于输出的脉冲不同，前者是1HZ，这里是1/60 HZ。图略。
时计数器为24进制计数，基本电路与分秒计数器相同。不同的是找出24进制的复位脉冲即显示24时个位及十位共8个输出端全部清零。十位为0010（显示2）时，个位为0100（显示4）时全部清零即00点。选十位的QB=1和个位的QC=1，通过与门74LS08给CD4518的15脚与7脚为高电平，使输出QA～QD全为0从而实现24进制，此进位
脉冲即为一天的计数脉冲，此设计中未使用。时计数器电路如图4：
数字电子技术课程设计报告
(3)译码显示电路设计 由计数器得到的4位二进制码的必须通过译码后转为人民习惯的数字显示。如12：54：30的二进制码为00010010：01010100：00110000。译码之后再驱动7段数码管显示时、分、秒。译码电路及驱动电路由74LS248电路完成。
见图5：
74LS248既作译码又是LED的驱动电路。13.12.11.10.9.15.14 输出分别推动数码管的a.b.c d.e.f.g.字段。74LS248的7、1、2、6 脚分别输出4 位二进制BCD码。根据计数器的输出状态由74LS248译码后再驱动LED直观显示出来。LED是共阴的。在LED 的第3或8脚串接一个电阻。可以改变LED 的亮度。
数字电子技术课程设计报告
(4)校时电路的设计
当出现时间误差时，可利用秒脉冲来进行校对，具体方法是通过校时开关将秒脉冲直接输入到分计数器和时计数器。利用微动开关进行校对。如图6所示：
校对工作过程，校对时，将开关拨到校对位置。此时秒计数器无脉冲输入停止计数。接下微动开关S1时。脉冲输入到74LS32的10脚。内部为二输入或门电路。⑨脚输入的是分脉冲，因秒计数器停止，分计数器也停止（不停也可以），分脉冲用秒脉冲替代。分计数器由1分计数脉冲变为1秒计数脉冲，加快了调整速度。同理，按下S2开关后，小时输入脉冲就以1秒脉冲代替，快速改变小时的显示，达到校时目的。当时间调到与标准时间相同时将开关拨到正常位置，计时又开始。
3.3仿真结果
3.3.1电路连接如图7所示
数字电子技术课程设计报告
D1LED-RED+5v8U574HC30+5v1234U10141CKACKBQ0Q1Q2Q31298116U4:B5474LS083174LS08U4:A22367R0(1)R0(2)R9(1)R9(2)74LS90U3U9141CKACKBQ0Q1Q2Q3129811U7141CKACKBQ0Q1Q2Q***2Q0Q1Q2Q3129811CKACKB2367R0(1)R0(2)R9(1)R9(2)74LS902367R0(1)R0(2)R9(1)R9(2)74LS902367R0(1)R0(2)R9(1)R9(2)74LS9021U8:A74LS08U2U63141CKACKBQ0Q1Q2Q3129811141CKACKBQ0Q1Q2Q3129811U4:C108911U4:D131274LS082367R0(1)R0(2)R9(1)R9(2)74LS902367R0(1)R0(2)R9(1)R9(2)74LS9074LS088U1QDC37R2500k23%RVCC4RV11kC150.01u2CVR1GNDTRTH6250k1555C21.428577u
图7 仿真电路
3.3.2仿真截图
（1）仿真后的截图如下：
图8 仿真后截图
（2）仿真后的波形图如下：
数字电子技术课程设计报告
图9 仿真波形图
四、本设计改进及建议
1.用示波器检测集成电路多谐振荡器的输出信号波形和频率，振荡器输出频率应为32768HZ。
2.将频率为32768Hz的信号送入分频器，并用示波器检查各级分频器的输出频率是否符合设计要求。
3.将1秒信号分别送入“时”、“分”、“秒”计数器，用显示器检查计数器的工作情况，看计数器是否按设计的进制计数。4.观察校时电路的功能是否满足校时要求。
5.当分频器和计数器正常工作后，将各级的电路相连，观察数字钟能否准确正常工作。
五、总结 在此次的数字钟设计过程中,更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法.在连接六进制,十进制,六十进制的进位及十二进制的接法中,要求熟悉逻辑电路及其芯片各引脚的功能,那么在电路出错时便能准确地找出错误所在并及时纠正了.在设计电路中,往往是先仿真后连接实物图,但有时候仿真和电路连接并不是完全一致的。在设计电路的连接图中出错的主要原因都是接线和芯片的接触不良以及接线的错 9
数字电子技术课程设计报告
误所引起的.接线的时候一定要细心,不要接错
对自己的设计图要仔细考虑，是否可行，尤其是进位输出，着重看看进位的CP脉冲是否正确。
在连接校正电路的过程中,出现时和分都能正常校正时,但秒却受到影响,特别时一较分钟的时候秒乱跳,而不校时的时候,秒从40跳到59,然后又跳回40,分和秒之间无进位,电路在时,分,秒进位过程中能正常显示,故可排除芯片和连线的接触不良的问题.经检查,校正电路的连线没有错误,后用万用表的直流电压档带电检测秒十位的QA,QB,QC和QD脚,发现QA脚时有电压时而无电压,再检测秒到分和分到时的进位端,发现是由于秒到分的进位未拔掉所至.在ＥＷＢ软件中得到绘制出原理图。每一部分电路完成后就对其进行功能检测，以便及时发现问题进行改正。扩展电路是在主体电路的基础上加上一部分功能实现电路，以实现定时、整点报时等功能。并附带原理阐述。
通过这次课程设计学习，让我对各种电路都有了大概的了解，也学会了常用绘图软件及仿真软件的应用。
所以说，坐而言不如立而行，对于这些电路还是应该自己动手实际操作才会有深刻理解，才会有收获。
六、参考文献
基于DSP的数字开关电路设计 第3篇
关键词DSP;微处理器;数字电路
中图分类号TN86文献标识码A文章编号1673-9671-(2009)112-0018-01
1DSP的介绍
DSP(digital signal processor)是一种独特的微处理器,是以数字信号来处理大量信息的器件。其工作原理是接收模拟信号,转换为0或1的数字信号,再对数字信号进行修改、删除、强化,并在其他系统芯片中把数字数据解译回模拟数据或实际环境格式。它不仅具有可编程性,而且其实时运行速度可达每秒数以千万条复杂指令程序,远远超过通用微处理器,是数字化电子世界中日益重要的电脑芯片。它的强大数据处理能力和高运行速度,是最值得称道的两大特色。
DSP芯片,也称数字信号处理器,是一种特别适合于进行数字信号处理运算的微处理器,其主要应用是实时快速地实现各种数字信号处理算法。根据数字信号处理的要求,DSP芯片一般具有如下主要特点:
1)在一个指令周期内可完成一次乘法和一次加法。
2)程序和数据空间分开,可以同时访问指令和数据。
3)片内具有快速RAM,通常可通过独立的数据总线在两块中同时访问。
4)具有低开销或无开销循环及跳转的硬件支持。
5)快速的中断处理和硬件I/O支持。
6)具有在单周期内操作的多个硬件地址产生器。
7)可以并行执行多个操作。
8)支持流水线操作,使取指、译码和执行等操作可以重叠执行。
当然,与通用微处理器相比,DSP芯片的其他通用功能相对较弱些。
2DSP开关电路的设计
2.1DSP芯片电路组成
DSP芯片TMS320LF2407A外部硬件电路主要由输入调节电路、A/D转换电路、开关量输入/输出电路、DSP调试接口电路等部分组成。
TMS320LF2407A是由美国德州仪器公司(TI)推出的高速、高性价比、低功耗的16位定点DSP,它具有处理性能好、外设集成度更高、程序存储器更大等优点,在控制领域使用范围较广。
TMS320LF2407A其片内有高达32K字的Flash存储器,为多种用途的产品提供了经济的可编程方案,同时多达40个通用、双向的数字I/O口(GPIO)也是选用TMS320LF2407A作为CPU的一个重要原因,通过配置这些数字I/O端口输入或输出来直接与外部进行信息交换,可以大大省去扩展I/O口的元器件。以本设计系统为例,开入开出量在经过光电隔离后可直接接到DSP芯片的I/O端口,这种设计既兼顾了经济性又提高了装置的可靠性。TMS320LF2407A外部硬件电路主要由输入调节电路、A/D转换电路、开关量输入/输出电路、DSP调试接口电路等部分组成。其硬件结构框图如图1所示。JTAG是Joint Test Action Group的简称,又称JTAG接口,可通过它将程序写入TMS320LF2407A的片内Flash,可方便对系统的调试和升级。JTAG接口需要在开发板上引出双排的14脚插针。这里需要注意的是,DSP的EMU0和EMU1脚需要用电阻上拉,其值为10kΩ。
2.2开关量输入电路
开入量输入回路包括断路器和隔离开关的辅助触点或跳合闸位置继电器接点投入,外部装置闭锁重合闸触点投入,距离保护接点投入,零序总投入等回路。本设计中设有18路开入量,下面以一组开入量X1为例,开入量由端子排接入本装置开入回路中,经由保护电路和光耦,最终把数据传至数据缓冲器,经由数据缓冲器与DSP相连,DSP进行相应的计算和判断。
在正常工作情况下,压敏电阻呈现高阻状态,仅有微安数量级的漏电流,相当于开路;当回路中出现过电压时,压敏电阻阻值迅速降低,电流急剧上升,相当于过电压部分被短路。利用压敏电阻的上述特性来吸收各种干扰过电压,保证整个装置的安全。设计中的光电耦合器采用北京数字英才科技有限公司的OPTOIS01,开入量经OPTOIS01光电隔离后就可直接接入保护DSP相应的通用I/O口,这样一来,带有电磁干扰的外部接线回路与微机电路部分之间没有直接电的联系,因此夹杂在输入开关量中的各种干扰脉冲不能进入微机电路部分,从而达到抑制共模干扰的目的。同时采用OPTOIS01进行光电隔离还有一个作用就是,OPTOIS01的输入与输出回路之间有很高的耐压值,对装置能起到很好的安全保障作用。
2.3开关输出电路
开关输出电路主要由保护的跳闸出口插件、信号插件、逻辑插件、告警插件等组成。本系统共设有18路开出量,其中1路预留,用户可根据自己的需要使用。开出量由DSP计算和判断后再经74LS273数据/地址锁存器开出至控制门74HC11,经由逻辑判断之后,数据输入达林顿管ULN2003,ULN2003是一个电流驱动器件,能够提高继电器的励磁电流,从而有利于提高系统的驱动带载能力。
3小结
数字钟电路的设计 第4篇
数字钟是采用数字电路实现的计时装置,并能将计时结果时、分、秒以数字形式显示。随着数字集成电路的发展和石英晶体与555振荡器的广泛应用,数字钟的精度远远超过老式钟表。同时,数字钟阅读更直观、更容易,因此在各领域的使用越来越广泛。
数字钟电路是组合逻辑电路和时序逻辑电路的综合应用。目前广泛使用的数字钟一般是两种:一种是采用555定时器构成的多谐振荡电路作为时钟源;另一种是采用石英晶体为核心的振荡电路作为时钟源。本文将对555定时器构成的多谐振荡电路作为时钟源的数字钟进行设计。
1 数字钟的基本组成和工作原理
数字钟电路由主体电路(振荡电路、分频电路、时分秒计数电路、校时电路、译码显示电路)和功能扩展电路(整点报时电路)两部分组成,它的基本逻辑框图如图1所示。
1.1 振荡分频电路
振荡电路(如图2所示)是由555定时器及外部阻容元件(R1、R2、R3、C1、C2、C3)构成的多谐振荡电路。多谐振荡器也称无稳态触发器,它没有稳定状态,只有两个暂稳态,同时它不须要外加触发脉冲,就能输出一定频率的矩形脉冲(即自激振荡),矩形脉冲的振荡频率为undefined,通过调节R3可校准多谐振荡电路的输出频率为1000Hz。
分频电路(如图2所示)是由三片十进制同步加法计数器(EN、CP、MR为输入端,A、B、C、D为输出端,A为最低位,D为最高位)连接构成。第一片计数器的CP端,送入的脉冲信号是多谐振荡电路产生的1000 Hz矩形脉冲。第一片计数器的计数输出端D与第二片计数器的EN端连接,即将D的输出信号作为第二片计数器的时钟信号,同理,第二片计数器的计数输出端D与第三片计数器的EN端连接。因为EN作为时钟输入端,是下降沿有效,只有当输入信号由“1”变成“0”时,才能触发计数器做一次加计数,因此,第一片计数器做十次加计数,第二片计数器才做一次加计数,故第二片计数器的计数频率是第一片计数器的十分之一。同理,第三片计数器的计数频率是第二片计数器的十分之一。第三片计数器的输出端D与秒计数电路中的的个位计数器的EN端相连。计数电路中的所有计数器与分频电路中的计数器是相同的,都是十进制加计数器。因此,秒计数电路中的个位计数器的计数频率又是分频电路中第三片计数器的十分之一。综上所述,秒计数电路中的个位计数器的计数频率是多谐振荡电路产生的矩形脉冲频率(1000 Hz)的一千分之一,也就是1Hz,即三个十进制加计数器构成了一个千分频电路,把输入的1000 Hz信号变成了1 Hz信号输出。
1.2 时分秒计数电路
时分秒计数电路中共有六片十进制同步加法计数器,分别对应“时”的十位、个位,“分”的十位、个位,“秒”的十位、个位。“秒”、“分”计数器是60进制(如图3所示)的,振荡分频电路输出的1Hz矩形脉冲信号送入“秒”个位计数器的CP端,当第10个计数脉到来时,“秒”个位计数器清零,同时,进位端D向“秒”的十位计数器输出进位信号。
当第60个“秒”脉冲(分频电路输出的1Hz矩形脉冲信号)到来时,“秒”十位计数器的状态是0110,“秒”个位计数器的状态是0000,此时,“秒”十位计数器的B、C端输出为“1”,将两者相与后同时送到“秒”十位计数器的清零端和“分”个位计数器的CP端,同时完成60进制计数和向“分”个位计数器进位。同理,“分”计数器的计数以及向“时”个位计数器的进位过程也是如此。“时”计数器是24进制(如图4所示)的,“时”个位计数器的计数以及向“时”十位计数器的进位同“秒”计数器,当第10个计数脉到来时,“时”个位计数器清零,同时,进位端D向“时”的十位计数器输出进位信号。当第24个“时”脉冲(来自“分”计数器输出的进位信号)到来时,“时”十位计数器的状态为0010,“时”个位计数器的状态为0100,此时,“时”十位计数器B端、“时”个位计数器C端输出均为1,将两者相与后送入两计数器的清零端,完成24进制计数。
1.3 校时电路
数字钟走时会出现误差,所以要对时间进行校准,图5中在时分计数电路中加入了校时电路,时、分计数电路可实现互不干扰正常运行的独立校时功能。现以分计数器的校时电路为例,阐述一下校时电路的工作原理。校时电路中采用RS触发器作为无抖动开关。通过开关Key的接入位置,可以选择是将“振荡分频电路输出的1Hz信号”还是将“来自秒计数器的进位信号”输出至分计数器的CP端。当开关Key置于下端时,RS触发器的输出undefined“来自秒计数器的进位信号”被输出至分计数器的CP端,分计数器正常工作;需要校正分计数器时,将开关Key置于上端,这时RS触发器的输出undefined,“振荡分频电路输出的1Hz信号”被输出至分计数器的CP端,分计数器在“振荡分频电路输出的1Hz信号”的作用下快速计数,直到正确的时间,再将开关Key置于下端,达到了校准时间的目的。
1.4 译码显示电路
时分秒计数器中的每一个计数器连接一条单独的译码显示电路(如图6所示),各计数器的计数结果将以8421BCD码形式输出给译码器,译码器将8421BCD码转换成数码管需要的逻辑送给数码管进行显示。译码器通常采用7段译码显示驱动器。常用的7段译码显示驱动器有74LS47、74LS48。
数码管常见的是由7个条状和一个点状发光二极管管芯制成,根据其结构的不同,可分为共阳极数码管和共阴极数码管两种。共阳极数码管可用74LS47驱动使用,共阴极数码管可用74LS48驱动使用。常规的数码管起辉电流只有1mA～2mA,最大极限电流也只有10mA～30mA,所以它的输入端在与5V电源或高于TTL高电平(3.5V)的电路信号相接时,一定要串加限流电阻,以免损坏器件。
1.5 整点报时电路
整点报时电路可设计为在整点前十秒时开始每隔1秒鸣叫一次,鸣叫时长为1秒,即59分51秒、53秒、55秒、57秒、59秒各鸣叫一次,到整点时共鸣叫5次,鸣叫结束,正好是整点。5次鸣叫中,前4次为低音(500Hz),第5次为高音(1kHz)。因为报时电路因未涉及到“时”,所以它只与“分”、“秒”计数器有关。“分”十位计数器输出端为D4、C4、B4、A4,“分”个位计数器输出端为D3、C3、B3、A3,“秒”十位计数器输出端为D2、C2、B2、A2,“秒”个位计数器输出端为D1、C1、B1、A1。在报时时段内,“分”十位、个位计数器和“秒”十位计数器的状态是不发生变化的,即D4C4B4A4=0101,D3C3B3A3=1001, D2C2B2A2=0101保持不变,所以C4=A4=D3=A3=C2=A2=1。只有“秒”个位计数器在正常计数,在51秒、53秒、55秒、57秒时,A1=1,D1=0,输出500 Hz信号;在59秒时,A1=1,D1=1,输出1 kHz信号。综上所述,可得整点报时电路如图7所示,报时电路采用射极输出推动蜂鸣器,三极管基极串接1kΩ限流电阻,是为了防止电流过大损坏蜂鸣器的。
2 结束语
随着中小规模集成电路的广泛使用,数字钟的体积越来越小,功能越来越多,寿命越来越长,数字钟在各个领域逐步替代了机械式时钟。本文介绍的数字钟是现下较流行的数字钟实现方案,它电路简单,容易制作,且成本较低,但其功能略少,后续数字钟的研究中,将会从实用性、娱乐性等方面去考虑扩展它的功能,例如,多点定时报警、音乐报时等,使其真正成为人们日常生活、工作不可缺少的工具。
参考文献
[1]徐红霞.数字钟电路的设计[J].广东技术师范学院学报,2008(1):17-20.
[2]黄红飞,陈亦兵.基于74LS162数字钟设计及时间校准研究[J].电子设计工程,2011(9):185-187,192.
数字电路课程设计数字时钟实现 第5篇
《电子技术课程设计报告》
设计题目：数字钟的设计与制作
专业班级：13级《物联网工程》2班 姓名：白雪 王贞 张莹 学号：068 108 131 指导老师：刘烨
时间：2015年5月15日~ 2015年 5 月30日 地点：四教4414实验室
海南大学儋州校区应用科技学院
摘要：
数字时钟是一种用数字电路技术实现秒﹑分﹑时的计时装置，与传统的机械钟相比，它具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，因而得到了广泛的应用。小到人们的日常生活中的电子手表，大到车站﹑机场等公共场所的大型数显电子钟。数字时钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
本课程设计要用通过简单的逻辑芯片实现数字时钟。要点在于用555芯片连接输出为一秒的多谐振荡器用于时钟的秒脉冲,用14位二进制计数器CC4060芯片、7双BCD同步加计数器CD4518芯片、十进制加计数器/7段译码器CD4033芯片等连接成60和12进制的计数器,再通过七段数码管显示，构成了简单数字时钟。关键词：数字时钟；555芯片；计数器；数码管
海南大学儋州校区应用科技学院
1设计目的................................................................................................................................4 1.1设计指标.........................................................................................................................4 2课程设计任务及要求............................................................................................................4 2.1 设计任务........................................................................................................................4 2.2 设计要求........................................................................................................................4 3系统设计................................................................................................................................4 3.1 设计思路........................................................................................................................4 3.2 系统设计........................................................................................................................5 3.2.1 原理图及说明.......................................................................................................5 3.2.2 具体设计.................................................................................................................6
3.2.2.1.小时计时电路...............................................................................................6 3.2.2.2.分钟计时电路...............................................................................................6 3.2.2.3.秒钟计时电路...............................................................................................6 3.2.2.4.手动时间校准电路的设计...........................................................................6 3.2.2.5.光敏电阻的设计...........................................................................................6 主要元器件的介绍...............................................................................................................7 4.1 40161------4位二进制同步计数器（有预置端，异步清除）.....................................7 4.2 CD40106..........................................................................................................................7 4.3 CD4009............................................................................................................................8 5 电路板的安装与测试...........................................................................................................8
海南大学儋州校区应用科技学院
1设计目的数字电子钟是一种用数字显示秒﹑分﹑时的记时装置，与传统的机械钟相比，他具有走时准确﹑显示直观﹑无机械传动装置等优点，因而得到了广泛的应用：小到人们的日常生活中的电子手表，大到车站﹑机场等公共场所的大型数显电子钟。
我们此次设计数字钟就是为了了解数字钟的原理，从而学会制作数字钟。而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法。且由于数字钟包括组合逻辑电路和时叙电路。通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。
1.1设计指标
1.时间以12小时为一个周期； 2.显示时、分、秒； 3.具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间；
2课程设计任务及要求
2.1 设计任务
1、设计一个有“时”，“分”，“秒”（11小时59分59秒）显示且有校时功能的数字时钟钟；
2、用中小规模集成电路组成数字时钟。
2.2 设计要求
1．用555定时器设计一个秒钟脉冲发生器，输入1HZ的时钟；（对已有1kHz频率时钟脉冲进行分频）；
2．能显示时、分、秒，12小时制； 3.设计晶体震荡电路来输入时钟脉冲；
4.用双BCD同步加计数器CD4518芯片设计一个分秒钟计数器,即六十进制计数器.；
5.用十进制加计数器/7段译码器CD4033芯片设计一个12小时计数器, 6.译码显示电路显示时间。
3系统设计
3.1 设计思路
数字电子钟由信号发生器、“时、分、秒”计数器、LED数码管、校时电路、整点报时电路等组成。工作原理为时钟源用以产生稳定的脉冲信号，作为数字种的时间基准，要求震荡频率为1HZ，为标准秒脉冲。将标准秒脉冲信号送入“秒计数器”，该计数器采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每 累计60分，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用12进制计数器，可以实现12小时的累计。LED数码管将“时、分、秒”计数器的输出状态显示。校时电路是来对“时、分、秒”显示数字进行校对调整。
海南大学儋州校区应用科技学院
本设计使用芯片数最少、计时准确、动态显示的节电工作方式（耗电量仅为静态显示模式的1.8％）、调试方便、时间校准方便。电路中的振荡器XT为目前多数石英晶体电子表中使用的频率为215=32768HZ的石英晶体，经IC（2CC4060）组成的14级2分频和IC3A（CD4518）组成的一级2分频后可得到1HZ的“秒”脉冲信号。用6个40161分别控制6个数码管，用逻辑门电路选择各个数码管的最大数字，比如说输出9，就要对应的输入二进制数1001，输出3对应0011，1对应 0001。逻辑门电路选择好最大数，就接入下一个40161的 CLK 端，来进位。MR端要接入与非门和40106之间，读取最大数。我们设计的是实现0~9,0~5,0~1,0~2的进位方式。从秒开始，0~59，分0~59，时0~11.3.2 系统设计
3.2.1 原理图及说明
时LED数码管分LED 数码管秒LED数码管时计数（十二进制）分计数（六十进制）秒计数（六十进制）时校准分校准晶体振荡器分频器（1）电路原理框图
（2）电路原理图
海南大学儋州校区应用科技学院
用555电路构成的1KHz多谐振荡器，调节电阻R3可以改变输出信号频率。74LS160是二，五，十进制同步加法器，用三片74LS90构成三级十分频器，将1KHz矩形波分频得到1Hz基准秒计时信号。由于74LS160是十进制计数器，分别将个位接成十进制计数器，十位接成六进制计数器，分别将个位的RCO输出端接十位的9脚端，就构成60进制计数器，用两个相同的60进制计数器分别做作为秒，分计时，并在个位和十位输出端接上数码显示管显示小时计数器直接采用整体反馈清零法构成24进制计数器。工作原理：振荡电路产生的1KHZ脉冲信号经三级十分频电路分频后产生的1HZ脉冲信号输入74LS90N连成的60进制秒计数器，再由秒计数器每60秒进位输出给60进制分钟计数器，分钟计数器满60后产生进位信号输入给24进制小时计数器，从而实现12小时制电子钟的功能。
3.2.2 具体设计
3.2.2.1.小时计时电路
小时计时电路由两块4033B和4081芯片7段译码器组成12进制计数电路。该电路译码器能识别数字00到11的计数，当接收到从“分”传来信号到芯片4033的第1个管脚时，使得在小时的计数模块进行加1，每接收到一次信号，即进行一次计数，计一次为一小时，同时将信号反馈回“分”，使得将计数清零。即可可以将小时从“00”到“11”后，在继续计时时，计数器计数将会被置回“00”。使整个计数器在小时的计数模块成为从“00”到“11”到清零循环回“00”到“11”这样的12进制的12个稳定状态的计时方法。3.2.2.2.分钟计时电路
与小时计时模块相比，分钟计时模块相对简单些。它的电路原理是由于两块4033B芯片组成的60进制的分钟计数方式，该译码器电路能识别信号59，整个计数计时方式是从“00”到“01”“02”.....“59”在到“00”的共60个稳定状态的自动连续循环模式。3.2.2.3.秒钟计时电路
秒钟的计数又有些相同与不同。它同样是由4033B两块芯片进行构成60进制计数。该译码器识别信号至59，然后清零循环计数。计数方式与分钟计数方式一样。但除了4033B芯片外，外加了4060和4518两块芯片。外加了两块芯片使得在秒钟计数模块有了自动的计数方法。而不是通过外来校准不停的进行调整计数。
3.2.2.4.手动时间校准电路的设计
S1和S2分别为“小时”与“分”的手动校准电路。S1按动一次，在小时计时部位计数加1，S2按动一次，在分钟计时计数数码管显示上显示加1,。滤波电路C3、R10和C4、R13分别用来吸收S1和S2的动作产生的电压抖动。二极管D1、D2分别为“小时”与“分”校准电路与相邻下一级计数器“清零”端R之间的单向隔离文件。R11、R12为手动校准电路的限流范围。3.2.2.5.光敏电阻的设计
光敏电阻R1～R6分别为数码管DS1～DS6夜间工作在节电模式时的亮度自动控制电路。光敏电阻可选用MG41-22或MG45-
12、或5606、6106型（亮电阻≤2KΩ，暗电阻≥900KΩ）。每只数码管的公共端第3（8）脚通过一光敏电阻串联晶体开关管9013接地。当夜晚室内光线较暗时，数码管自动降低亮度。数码管DS1～DS6采用超高亮度的数码管5011型，这种LED数码管耗电为普通数码管的十分之一，每个段码的驱动电流仅为1mA，就可以发出普通数码管20mA
海南大学儋州校区应用科技学院
工作电流时相同的亮度。当其工作电流达20mA时，发出光亮足以保证在室外阳光下正常显示。该控制电路可使数码管显示的供电电流降低到原来的1/30，即为10～15 mA的水平。开关管Q1～Q3选用9013（40V、0.5A、0.625W、低频）可满足控制两个数码管阴极电流通断的要求。本设计还充分利用芯片CD4033的“零”数字消隐功能，即当十位上海数字为零时，该数码管不亮。例如，当时间为9时8分5秒，不是显示“09”时“08”分“05”秒，而是显示“9”时“8”分“5”秒，该设计方案可使数码管显示的供电电流降低到原来的1.8％，即为5～9 mA的水平，可大大降低电源的能耗。主要元器件的介绍
4.1 40161------4位二进制同步计数器（有预置端，异步清除）
40161是4位可编程计数器，复位采用异步方式，当CLEAR为低电平时，使四个输出端均置为低电平，而与CLOCK、/LOAD或PE、TE输入的状态无关，/LOAD为低电平时，计数器无效，使输出端在下一时钟脉冲与设置的数据一致，并与PE、TE输入端的状态无关。
N位同步级联计数器可由超前进位电路实现，不需要外加控制，此功能由两个计数控制输入端和进位输出端完成。PE、TE输入端均为高电平时，计数有效，当计数超过“15”时，进位输出端CARRY OUT(CO)即产生一正向输出脉冲，其脉冲宽度约等于Q1输出正向宽度，此正向溢出进位脉冲可使下一级联电路有效，时钟无论为高电平或低电平，均可实现PE或TE输出的逻辑转换。
4.2 CD40106 CD40106由六个施密特触发器电路组成。每个电路均为在两输入端具有施密特触发器功能的反相器。触发器在信号的上升和下降沿的不同点开、关。上升电压(V T+)和下降电压(V T-)之差定义为滞后电压。它的2 4 6 8 10 12引脚是数据输出端，1 3 5 9 11 13是数据输入端，14是电源正，7接地。
CD4016引脚图
海南大学儋州校区应用科技学院
4.3 CD4009 CD4009是十六进制的CMOS缓冲器/变换器 电路板的安装与测试
为了方便检测，电路有6位数码管安装在CD4033的上方，分别显示出时“00~11”分“00~59”秒“00~59”的时钟显示。根据电路的设计特点，在安装过程中，基于测试同时进行。在安装测试顺序是①1HZ脉冲信号的产生电路，运用逻辑笔测试芯片IC34的Q0端的“1HZ”的脉冲输出信号；②“秒钟”计数/译码/显示电路，显示0秒钟~59秒钟，运用逻辑笔测试芯片IC5A第3期的“满60秒进一”的进位脉冲输出信号；③“分”钟计数/译码/显示电路，显示0分钟~59分钟，运用逻辑笔测试芯片IC58第四脚的“满60进一”的进位脉冲输出信号；④“小时”计数/译码/显示电路，显示0小时~12小时，运用逻辑笔测试芯片IC5C第10脚的“清零”脉冲输出信号；⑤分别按动开关S1、S2，测试时间校准电路的功能及可靠性；⑥用厚纸片遮蔽敏光电阻的上方，观测数码管亮度显示接受控制前后的响应情况。6个单元电路组装合格后，电路可以显示12小时内的任一时间。时间校准电路组装完成后，可以校准当前时间，并验证一昼夜
海南大学儋州校区应用科技学院
24小时的计时误差是否在一定范围内；然后在一定电源内测量整机最大工作电流是否也在一定范围之间。
海南大学儋州校区应用科技学院
海南大学儋州校区应用科技学院
《数字编码》教学设计 第6篇
教学目标：
1.了解数字编码在生活中的广泛应用，初步体会数字编码思想在解决实际问题中的运用。
2.通过观察、比较、猜测来探索身份证号码的编排规律，初步学会对身边的事物进行编码，进一步提高学生的思维能力、分析能力和解决问题的能力。
3.通过编码的应用，提高搜集信息、分析、处理信息的能力，体会到数学与现实生活联系紧密，激发对数学学习的兴趣及应用数学的意识。
教学重、难点：探索身份证编码编排的方法，体会编码编排的特点。
一、前置作业
1.请认真阅读课本《数字编码》。
2.搜集信息，认真思考，完成下表。
二、课堂学习
（一）创设情境，导入新课
同学们，老师布置了让大家回去调查家人的身份证号码。现在，只要你说出一个身份证号码，老师就能猜出是你爸爸或是你妈妈的身份证号码！（学生说号码，教师猜）你们想知道老师为什么猜得这么准吗？因为这些信息就藏在这个号码里面！这节课就让我们共同来研究“神奇的数字编码”吧！
板书课题：身份证编码
（二）小组交流
请同学们拿出收集的身份证资料，先分组交流，观察、比较、猜测，探究身份证编码的一般规律。
（三）全班汇报交流
（1）第1、2位上的两个数字表示省份（自治区、直辖市）。
（2）第3、4位上的两个数字表示所在的城市。
（3）第5、6位上的两个数字表示户籍所在的县（区）。
（4）第7-12（或新号码的7-14）位上的数字表示这个人的出生年、月、日。
（5）年、月、日后面的两个数字表示居住地所在的派出所。
（6）身份证的第17位表示某人的性别。（单数表示男性，双数表示女性。）
（7）身份证的最后一个数字是校验码，也就是个人信息码，可以验证身份证的真假，是随机产生的。
（四）深入探讨问题
（1）问题一：刚才我们看到一个人的身份证号是1308041970 1208016Ⅹ，他的第18位为什么是Ⅹ ？
师：其实是通过上面公式的運算后得到10，如果写10，身份证号码就会超过18位，就不符合标准了，所以用Ⅹ代替，Ⅹ是罗马数字10，不是字母“X”或乘号“×”，也不是叉“×”。
（2）问题二：出示：130804197012070440
师：看这个身份证，谁知道我的生日是哪一天？
师：确实，生日就是12月7日，那你们想一想，为什么身份证上用两个数字07来表示出我的生日？用一个数字行吗？三个呢？你怎么想的呀？
生：日和月都是两个数字 。
（3）问题三：这是老师以前的身份证号，有区别吗？少了哪几个呀？为什么在生日上增加19？（课件出示：130804197012070440， 1308047012070440）
生：现在有些人说自己都是12年生的，就是不说是2012年生的。
师：比如1912年和2012年出生的人他们的身份证号就可能相同，这样新生儿童和百岁老人就没法区别了，而且为了防止伪造特意添加了验证码，使身份证更加完善。我还听说到2010年左右，中国可能要把基因信息也编进身份证，到那时候，身份证就会表示更多的个人信息了。
（4）问题四：
师：一对龙凤胎，他们的身份证编码会是一样的吗？那至少在哪会有区别呢？
学生说出结果后老师出示张老师家双胞胎的身份证号码。
小结：小小的身份证号码隐藏着一个人这么多的信息！我们一定要注意妥善保管！
师：像身份证这样，把小小的10个数字，通过一定的排序，赋予它们特定的含义，就形成了神奇的数字编码了。（板书：数字编码）
（五）身份证的应用
师：那你知道在生活中，什么时候会用到身份证呀？
（学生举例）
生：出门住旅馆的时候用。
生：坐火车买票或去北京的时候用。
生：到银行办银行卡的时候用。
……
师：身份证号码是数字编码中的一种，我们下节课继续学习其他的数字编码。
三、巩固应用
（1）130832196702223045 这个人的生日是（ ）， 性别是（ ）。
130804201402040036 这个人的生日是（ ）， 性别是（ ）。
（2）在收集身份证号的时候，王鑫查到了爷爷、爸爸、妈妈和自己的身份证号码，可是王鑫忘记了标注，结果搞混了四个人的身份证号，你能说出哪个身份证号分别是谁的吗？
130804200310200724
130804197611061525
13080419480409241Ⅹ
130804197103082133
3.其实，我们班上的每个同学在学校里都可以有一个属于自己的编号，请你尝试运用今天所学到的知识为自己编一个喜欢的学号。
四、反思评价
基本数字钟电路的设计、制作与检测 第7篇
1 设计方案
最基本的数字钟电路主要由秒脉冲信号发生器、计数电路、译码显示电路、分时校正电路四部分构成, 其电路结构框图如下:
其中秒脉冲信号发生器由555定时器构成50HZ多谐振荡器, 用74LS90构成50分频电路, 产生秒脉冲信号;计数电路分别由两片7 4 L S 1 6 0构成6 0进制计数器, 作为秒、分计数电路, 再由两片74LS160构成24进制计数器, 作为时计数电路, 再把秒、分、时电路级联;译码显示电路分别用两位数码管显示, 每组都由两片74LS247和两个共阳极数码管构成;分时校正电路可以利用74LS00与非门电路的控制作用构成, 也可以采用74LS153双4选1数据选择器来构成。本电路所选元器件见表1。
2 电路的制作、检测与调试
2.1 组装
总体布局最好能成标准几何图形, 具有正确性、实用性和美观性;装配时, 根据电路结构框图, 先确定好核心器件, 比如说集成块等大器件, 然后再考虑其它元器件, 并按要求对元器件管脚进行整形。
2.2 焊接
(1) 焊接工艺要求: (1) 走线要平行整齐, 短距离可直接用趟锡焊;长距离可用细导线连接后再加锡焊。 (2) 飞线要少、短, 并且要整齐美观。 (3) 电源线必须红色接“+”, 黑色接“-”。 (4) 焊点要圆润、有光泽, 且没有碰焊, 增加美观度。
(2) 焊接:按电路连线图进行焊接, 一般步骤为: (1) 预热:将烙铁头与电路板成左右, 对元器件和焊盘同时加热, 约2～3秒钟。 (2) 送锡:加热到一定温度时, 将焊锡丝送入并接触烙铁头, 使其熔化。 (3) 撤锡:当焊锡熔化到焊盘上时, 立即停止送锡, 避免焊锡过量。 (4) 移开烙铁:烙铁持续加热, 使滚到电路板上的焊锡再次熔化, 焊锡围着引脚流动, 沾满整个焊盘后, 将烙铁头沿着器件引脚向上轻轻地迅速带起。此外, 个别比较难焊的焊点, 可加锡补焊;如有管脚虚焊, 可用吸锡枪吸干净后再重新焊接。
2.3 检测与调试
(1) 检测:第一次通电前, 要用万用表检查正负极是否短路。若存在短路, 检查安装电路与原理是否一致, 包括连线、元件参数、集成电路的安装位置是否正确等, 然后再检查每个焊接点的正面和反面是否导通, 以及两个焊接点之间有连线的是否导通, 检查完后, 通电前一定要再次确认正负极没有短路后方可接上5V电源。
通电后观察现象, 通常还存在一些问题, 采取分模块排查。查找方法: (1) 断开故障模块输出端负载, 判断故障来自模块本身还是负载。 (2) 数码管显示不正常或不显示, 可从集成块的引脚开始, 用万用表逐步检查, 对照正常时的电压, 看与其相连的电路是否有问题。 (3) 数码管只显示9, 怎么按都没反应, 应检查3、8脚是否接高电平。 (4) 数码管显示暗, 且不稳定, 用手在焊点上大面积摸一下, 数字就会乱变, 应检查是否有引脚悬空。 (5) 数码管显示有某几个数不正常, 其它的都正常, 复位后0显示不正常, 这时要看它是否能锁定与解锁, 要是正常, 就查显示电路的连线是否接反。 (6) 数字显示不能锁定, 要检查反相器、或门、与非门、复位开关电路是否工作正常, 如正常, 就查是不是某一引脚与高电平连接。要能锁定与解锁, 但显示不稳定, 一会儿就会跳显9, 检查3、8脚是否接触不良 (如虚焊等) 。 (7) 数码管只显示0, 查是否有集成块不工作;如有按钮按下后, 数码管不显示, 复位后又能显示0, 就检查是否有集成块引脚短接, 复位后任显一数字, 且只显示这一数字, 只要信号输入后即恢复为0, 或者只能显示个别数字, 这时从集成块开始查找分析, 看其输入与输出是否正常, 以判断集成块是否出了问题。
(2) 调试:确认电路安装无误后, 接通电源, 逐级调试: (1) 将秒脉冲送入秒计数器, 调试秒个位、十位按10秒、60秒进位。采用同样方法调试分和时计数器。 (2) 调试好时、分、秒计数器后, 通过校时开关依次校准秒、分、时。数字钟正常走时。 (3) 利用校时开关加快数字钟走时, 调试整点报时电路。
通过本数字钟的制作与调试, 能使初学者加深理解数字系统的概念, 提高电子产品生产实践能力、创新能力和综合设计能力。
参考文献
[1]《两种数字钟电路设计比较》刘飞戴华, 《湖北师范学院学报 (自然科学版) 》2003年02期.
[2]《数字电子钟的设计--数字电路设计性实验》http://www.docin.com/p-418707021.html.
数字钟电路设计 第8篇
建筑的数字化进程表现为数字技术对设计的引领, 包括引领设计工具, 引领设计理念和引领设计实践。其结果产生了新的数字化设计工具, 新的设计理念以及作为结果的新的建筑形态。由于新生事物的生命力和发展力具有极大的不确定性, 因此它们的出现在多数情况下受到人们的猜疑甚至反对。数字技术与建筑学的融合和发展也不例外, 尽管随着数字化程度的不断深入和人们认识程度的提高, 人们表现出更多的理解和支持, 但其发展前景仍然受到很大程度的质疑或漠视。
“创作工具与创作结果常是一体的两面, 藉由创作工具的操作过程, 就会得到类似的创作结果。”传统的设计工具和数字设计媒介有两点差异:⑴对于传统设计工具而言, 其表达的一般是设计者已经构思好的东西 (也许不是深思熟虑, 但也是初步构想) , 即先有构思想法, 再通过工具再现出来并进行深化和调整;而数字媒介除了具有传统工具的上述功能外 (甚至更强) , 还拥有另外一个重要的能力, 就是可以引领设计者, 即设计师可以观察计算机为我们创造的东西, 并进行判断和取舍数字媒介扮演了最初“构思”的角色。⑵相对于传统设计工具的简单操作而言, 数字媒介要求设计师对其组成的硬件尤其是软件有一个基本的认识和熟悉过程, 尽管对传统工具也需要专业训练才能掌握, 但对数字媒介的熟练操作似乎需要花费更多的精力。对于设计工具的数字化, 人们普遍持有矛盾的态度, 他们欢迎数字工具对设计中繁重的重复性工作的替代, 而在强调构思设计的部分又表现出过分的审慎和抵触 (一个主要原因是他们担心失去对设计的控制权) , 这也是尽管设计工具的数字化开始于智能化辅助设计, 但结果却是计算机辅助绘图获得繁荣的原因之一。
数字技术与建筑学的最初碰撞产生了超级工具这个闪亮的火花:首先, 作为数字技术对建筑学改造的最初成果, 表现在对传统绘图工具的替代, 侧重于解决繁重的重复性工作, 具体表现为:⑴传统绘图板的延续, 数字技术所扮演的仅仅是纯粹的绘图工具, 是对传统绘图工具的改造和替代;⑵释放, 即利用数字化绘图工具可以进行建筑形式、材料、色彩和结构等的综合研究, 来精确、微妙的验证、评价及润饰那些尚处在设计甚至是构思阶段的建筑, 这是传统工具无法做到的;其次, 随着数字技术的发展, 数字技术逐渐向偏重于构思设计的早期设计阶段渗透, 出现了传统设计工具和数字工具并存, 各自发挥其特点的新的应用方式, 并提出不同设计工具的运用最终会对建筑形体产生影响:⑴展现形体, 数字技术在辅助表达建筑形体方面提供了强大的功能;⑵优化功能, 由于计算机的参与使得建筑可以在功能角度获得优化并由此获得个性的形体;最后, 作为“对世界进行的非常真实并深具象征意义的重构的实际参与者”, 数字技术成为我们的合作者:⑴和机器一起工作, 在这种工作方式中, 设计工具和理念都被数字化, 甚至呈现出一种“由计算机引领设计过程的新方向”;⑵设计运算, 这是计算机应用的另一个主要方面, 即人工智能与建筑学的结合应用 (图1) 。
然而, 数字技术的潜力不止于此, 格雷戈林恩在《动态造型》一书中说过, 数字技术“对现代建筑理论和设计方法的挑战不是简单地使用计算机形成一系列新形象, 而是以一种更成熟完善的方式来理解这种工具的作用”。以工具为代表的技术从来就不是中性的, 它不仅影响作为其创造成果的客体, 同时还会影响创造和使用它的主体人。当然, 工具并不是唯一的原因, 周围环境因素的变化对主体人的作用更加无形、强烈而深刻。在这个数字时代, 这些作用的合力结果之一就是作为主体的人对于周围客体 (建筑仅仅是其中很小的一个部分) 认识的深化或变化。卡尔朱说过, “史无前例地, 我们正在进入一个完全人工制造的空间, 一个由工具理性之梦引导出的平行宇宙 (a parallel universe) 。我们已经到达地质时代的某个点上, 在这里我们不仅能随着宇宙自组织形成多样的存在形态而产生的物质宇宙的巨大增殖中搭上一个便车, 而至关重要的是, 我们将能介入、捕捉和打开在造物矩阵 (matrix) 内部结构中的普罗米休斯之火, 而这造物结构时至今日在很大程度上仍是晦暗不明的即使不是完全不可进入”。从这句话中我们可以体会到时代所赋予我们的和作为建筑师我们所应该回报时代的认识、把握“造物规律”的能力和创造、组织“存在形态”责任。实质是我们所熟悉和陌生的, 因为其结构“仍是晦暗不明的”;虚拟世界是对于现在陌生而在未来需要我们去探索和熟悉的, 就其最纯粹的形式而言, 它是来自现实的形而上的黑匣子内的有节奏的分泌物, 而计算就是这个黑匣子的机械机制的化身。
受数字技术影响较为明显以及和建筑师关系密切的一例就是人们对于世界复杂性的认识以及建筑师以自己特有的语言建筑对这种认识的响应。此时, 建筑空间已经突破传统意义的限制, 包含实质和虚拟两个层面的含义, 即建筑师面对的领域除了几千年来人们所熟悉的由原子搭建的实质空间, 还包括看得见却摸不到的以光速运动的比特所建构起来的虚拟空间, 一个纯粹的人工世界。在这里, 建筑师通过操作比特这种新型材料来进行更加自由的设计建造。卡尔朱说:“建筑将不再是简单地将两块砖放到一起的艺术如密斯凡德罗曾说的那样, 而成为将两个比特或量子比特安排在一起的艺术。”数字建构表达了一种对未来建筑发展趋势的探索, 一种以建筑来表现对世界的最新认识, 它需要设计者更实际和严肃的思考。
“技术发展与成熟对于建筑的影响不仅仅是解决形式问题的工具, 更是思考形式意义的主要线索” (图2) 。数字科技从第一代纯粹性的运算应用转变为网络时代的信息沟通, 从超级工具到设计观念与方法的本体, 显示出推翻近现代与古典传统空间观和实质形式的潜力。对于那些试图探究数字建筑可能的设计者而言, 摆脱以实质空间创造为中心的传统设计逻辑, 超越把数字当作纯粹工具的思考模式, 通过结合网络社会空间和网际空间混成的虚拟现实环境, 创造出不仅看得见, 摸得着的物质空间, 更包括那些不存在, 人们却将花更多时间来面对、使用的数字信息空间。由此, 数字化的影响从实质层面的工具进化上升到理论层面的设计探索, 而这种探索的终极目标之一就是返回到实践, 指导实践, 这是整个社会数字化进程在建筑领域的体现。“数字建筑是一种设计的切入点, 它是建立在一个设计资讯整合的环境上数字建筑以空间作为诠释的舞台, 结合了数字的概念、媒体与生活内容如果数字推动了技术、流程与观念的前进, 建筑则需整合创意、文化与营造产业”。
“数字设计的过程中有两个设计的层次:想与做, 或者是概念与实践”。在网际空间中的建构更多层面上是着重于想或这说是做“概念”, 而如何将这些想法、概念付诸实践, 或者说数字建构能对现实中的建筑产生怎样的影响却是建筑师更为关心的问题。格雷戈林恩曾说过, “数字形式就是技术。我们正在搞清楚软件的模拟功能。在任何其他工业中都可以找到数字形式:所有汽车看上去都和Taurus (福特轿车系列中的一种) 相类似。那种认为这类现象不会在建筑领域发生的想法是幼稚的。”实质空间中的数字建筑实践, 是基于建筑师在与数字技术的交互影响过程中所获取的工具支持、美学体验和认知经验的基础之上, 反映了建筑师对于新的思维认知领域的探索和实践。当块茎、滴状、柔顺、团块等并不具有美学倾向的词语在建筑评论中出现的频率越来越高时, 当人们发现比例、中心、边缘等词汇对诸如哥拉斯当代艺术馆、Fresh H2O水博物馆等建筑的描述如此乏力时, 人们应该体会到数字化在实质空间中的渗透和蔓延 (图3) 。它带给整个社会的变化是如此深刻和彻底, 尽管许多人仍旧在猜疑、犹豫、迷惑甚至反抗, 但建筑的数字化时代已经拉开了序幕。克里斯亚伯说, “最成功的当代建筑作品可能是这样一些作品:它们从传统中吸取和当代仍然相关的部分;同时, 通过类推过程, 根据现在的情况映射出未来的远景。”
历史告诉我们, 科学技术最终要和人们的生活相结合。19世纪末的现代工业技术革命推动了二十世纪现代主义的发展和盛行;同样, 二十世纪末以数字技术为标志的信息技术革命并不仅仅是创造出“超级工具”那么简单, 数字技术的发展必然会带来建筑界的变革。“让计算机来引导我们” (Let the computer lead) , 看看我们能创造出什么样的未来!
基于DS1302的数字钟设计 第9篇
在我们的生活中，时钟广泛用于个人家庭以及各种公共场所，给人们的生活、学习、工作、娱乐带来极大的方便。本数字钟系统由主控模块、时钟模块、显示模块、按键接口模块共四个模块组成。系统采用美国Dallas公司生产的串行时钟芯片DS1302，采用ATMEL公司生产的AT89C51单片机为主控制器，采用LCD1602为显示电路，按键模块采用按钮开关并采用查询方式。
1 系统硬件设计
1.1 DS1302时钟芯片[1]
DS1302包括时钟/日历寄存器和31字节(8位)的数据暂存寄存器，数据通信仅通过一条串行输入输出口。实时时钟/日历提供包括秒、分、时、日期、月份、年份和星期信息。闰年可自行调整，可选择12小时制和24小时制，可以设置AM、PM。采用双电源(主电源和备用电源)供电,可设置备用电源充电方式，在没有主电源的情况下，能保存时间和数据信息。工作电压范围宽，功耗低。
1.1.1 DS1302的引脚及内部结构
DS1302的引脚及内部结构如表一和图一所示。
1.1.2 DS1302的控制字
DS1302的控制字如图二所示。控制字节的最高有效位(位7)必须是逻辑1，如果是0，则不能把数据写入DS1302中;位6决定是对日历时钟还是RAM进行操作，为0表示存取日历时钟数据，为1表示存取RAM数据;位5位1指定相关的寄存器;位0规定是读操作还是写操作，如为0表示要进行写操作，为1表示进行读操作，控制字节总是从最低位开始输入法输出。输入、输出根据脉冲的上升沿和下降沿串行进行。
1.1.3 DS1302数据读/写时序
DS1302的数据读/写时序如图三所示。在数据传送时，必须先进行初始化，即把RST脚置为高电平。然后把8位的地址和命令字装入移位寄存器，开始的8个时钟周期，把命令字装入移位寄存器，接下来的时钟周期在读操作时输出数据，在写操作时写入数据。时钟周期的个数在单字节方式下为8个周期，在多字节下为8+字节数。
在数据传送时，RST如为低电平，则会终止本次数据的传送，并且I/O引脚变为高阻态。上电运行时，在VCC小于2.5V之前，RST引脚必须保持低电平。只有在SCLK为低电平时，才能将RST置为高电平。
1.1.4 DS1302的日历时钟寄存器
DS1302共有12个寄存器，其中有7个寄存器与日历、时钟相关，存放的数据位为BCD码形式。其日历、时间寄存器及控制字见表二，其中奇数为读操作，偶数为写操作。
秒寄存器的位7定义为时钟暂停位。当它为1时，DS1302停止振荡，进入低功耗的备份方式，通常在DS1302进行写操作时，停止振荡。当它为0时，时钟将开始启动。
小时寄存器的位7定义为12或24小时方式选择位。它为高电平时，为12小时方式。此时，位5是AM/PM位，高电平时表示PM，低电平时表示AM。在24小时方式下，位5为第二个10小时位(2023h)。
1.2 系统电路
系统电路原理如图四所示。
2 系统软件设计
软件系统采用模块化结构，由主程序模块、显示模块子程序、读时间模块子程序、写时间模块子程序、设置时间模块子程序及BCD码转换成ASCII码子程序组成。主程序模块实现各芯片的初始化，调用读时间模块子程序获取年、月、日、时、分、秒、星期等时间的。调用写时间模块子程序完成时间调整，调用显示子程序完成显示。
2.1 主程序
主程序主要向DS1302写入初始时间、日期，从DS1302读出实时时间、日期，最后显示。主程序从DS1302各对应寄存器中读出年、月、日、时、分、秒、周等数据是以BCD码的形式存放的，而LCD1602采用ASCII码显示，所以，从DS1302中读出的数据必须经过处理后才能显示。主程序流程如图五所示。
2.2 主要子程序设计
2.2.1 读、写DS1302数据子程序
DS1302与单片机之间采用串行传输的方式进行通信，所以传送一个数据或命令需要按一定次序一位一位地通过I/O口传送。读、写数据时，无需知道具体的地址，只要送出对应的命令字即可。写数据时，先写入一个写命令后紧跟着写入一个字节的数据。读数据时，先写入读命令再紧跟读出一个字节数据后，送入相应的地址以备显示。对应的读写程序[2]如下：
2.2.2 调整时间子程序
调整时间用三个调整按钮。一个作为移位、控制用，另外两个一个作为加调整，一个作为减调整，分别定义为控制按钮、加按钮、减按钮。在调整时间时，要调整的位不停地闪烁，直到调整下一位。闪烁采用定时器控制，每隔50MS闪烁一次，即当定时器溢出时，该位不显示，下一次定时器溢出时，再送正常显示的值。显示和不显示交替进行，直到该位调整结束，再送正常显示值。
时间调整程序包括年调整程序、月调整程序、日调整程序、星期调整程序、时调整程序、分调整程序和秒调整程序。
2.2.3 显示子程序
LCD1602可显示两行，每行可显示16个字符。液晶显示模块是一个慢显示器件，所以在执行每条指令之前一定要确认模块的忙标志为低电平，否则此指令失效。要显示字符时要先输入显示位置地址，即在哪个位置显示。
LCD1602内部的字符发生存储器(CGROM)已经存储了160个不同的点阵字符图形，这些字符有阿拉伯数字、英文字母大小写、常用的符号等，每一个字符都有一个固定的代码。
这个代码就是字符对应的ASCII码。所以要在1602上显示从DS1302读出的时间，只需把对应时间的ASCII码值送给LCD1602。
LCD1602是字符型液晶，不能显示汉字，而本程序日期中需要“年、月、日、星期”等汉字信息。LCD1602的自定义字符发生器(CGRAM)可定义8个字节的5*8点阵的自定义字符[3]，利用CGRAM可得到“年、月、日、星期”的字模。这8个字符的地址分别为00H～07H。
3 结束语
本文设计的基于DS1302时钟芯片的数字钟，电路简单，功耗低，性能稳定。时间显示易于实现，读数方便。能显示时、分、秒、年、月、日、星期等，方便人们日常生活、工农业生产等各种需要。本系统在Protues软件上仿真通过。
参考文献
[1]www.dalsemi.com.
[2]楼然苗,李光飞.单片机课程设计指导[M].北京:北京航空航天大学出版社,2007.
基于FPGA的多功能数字钟设计 第10篇
时间一直是人们在日常生活中非常关心的一个物理参数, 在很多场合人们对时间有越来越高的进度要求。数字钟是一种用数字逻辑电路技术来自动实现时、分、秒、计时的的一种装置, 与传统机械时钟相比具有更高的准确性和直观性, 且无机械装置, 具有更长的使用寿命, 因此得到了广泛的使用。FPGA是一种可编程使用的信号处理器件, 又称为现场可编程门阵列
(Field Programmable Gate Arrays, FPGA) , 用户对它的功能定义是通过改变配置信息来实现的。与传统数字逻辑电路相比, FPGA具有可编程、高集成度、高可靠性和高速等优点。本设计是在Quartus II的环境下, 应用VHDL语言结合可编程逻辑器件进行的, 最后通过仿真出时序图实现预定功能, 硬件调试最终的结果是在数码管上显示的。
1 系统设计原理
数字钟实际上是一个对标准频率 (1HZ) 进行计数的计数电路。多功能数字钟具有的基本功能是时间时、分、秒的显示和整点报时;特殊的功能有任意时间的设置、定时和任意时间设定的提醒等功能。其工作原理为:振荡器产生稳定精确的高频脉冲信号, 作为数字钟的时间基准脉冲, 经过分频器分频后产生标准的秒脉冲, 这里采用50MHZ的高精度时钟源。秒和分的计数器军事采用60进制计数器来实现:秒计数器满60后也即是从0计数到59后向分计数器进位1, 同样分计数器从0计数到59后向小时计数器进位1。小时计数器采用24进制计数, 按照“24翻1”规律计数, 也即是从0计数到23。所有的计数器都是计数满后清零, 再重新重新计数。计数器的输出分别经译码电路送到数码管上来显示。
结合现有的FPGA实验开发系统, 在设计中为了显示的方便, 小时的十位用一个两位的二进制码表示, 个位用一个四位二进制码表示;而分和秒的十位都用三位的二进制码表示, 个位用四位的二进制码表示。设计中把时、分、秒的二进制形式译码成七位, 以便在数码上显示相应的数字。另外, 由于八个七段数码码管采用分时扫描的方式显示, 而扫描确需要一个比较高频率的信号, 直接接初始的系统时钟源。然后对输入的系统时钟进行分频来得到准确的1Hz标准计数脉冲信号, 必须对。用户可以根据系统的硬件结构和自身的具体要求来设计, 整点报时功能。本系统的要求是在进行整点的倒计时5秒时, 让5个LED全亮, 然后一次灭掉来进行整点报时的提示。
2 单元模块设计
(1) 分频模块
本系统各模块所需的时钟信号与系统时钟信号不同, 这就需要对已有的信号进行分频。系统时钟clk1为1MHz, 通过对clk1上升沿计数进行翻转分频, 得到所需的1Hz的时钟信号clk。分频模块仿真波形如图1所示。输入端clk1的一个周期为1us, 分频后输出端clk的一个周期为2ms, 符合设计需求。
(2) 计数模块设计
因为数字钟的标准计数脉冲的频率是1Hz, 这样每来一个时钟脉冲信号, 秒增加1秒, 当秒从59秒跳转到00秒时, 分钟增加1分, 同样当分钟从59分跳转到00分时, 小时增加1小时。秒时钟基本结构包括加法器, 2选1多路选择器, 比较器, 触发器和各种逻辑单元构成。计数模块仿真波形如图2所示。
(3) 扫描模块设计
时、分、秒数据显示采用七段数码管。七段码管采用动态扫描的方式, 为了观看的方便, 扫描模块直接采用系统时钟1MHz。在较高频率时钟驱动下, 通过分时动态地选择不同的数码管来分别显示时、分、秒, 这样观测的结果是几位数码管同时显示对应的时间。扫描模块主要由加法器, 2选1多路选择器, 触发器和各种逻辑单元构成。扫描模块仿真波形如图3所示。
(4) 整点报时模块设计
当进行整点的倒计时5秒时, 用LED闪烁来进行整点报时的提示, 报时时间为5秒, 即从整点前5秒钟开始进行报时提示, LED开始闪烁, 过整点后, 停止闪烁。整点报时模块主要由加法器, 2选1多路选择器, 触发器和各种逻辑单元构成。整点报时模块的仿真波形图如图4所示, 仿真结果满足设计的要求。
3 硬件调试
(1) 硬件调试步骤
编译仿真无误后, 依照开发系统的说明进行管脚分配。分配完成后, 再进行全编译一次, 以使管脚分配生效。用下载电缆通过JTAG口将对应的sof文件加载到FPGA中。将数字信号源模块的时钟选择为1MHz, 数码管开始显示时间, 从00-00-00开始。在整点的前5秒的时候, 发光管模块的D1-D4开始闪烁。一旦超过整点, 发光管停止显示。按动按键开关的S1、S2小时和分钟开始步进, 进行时间的调整。按下按键开关的S8, 显示恢复到00-00-00重新开始显示时间。整个调试过程中, 记录结果, 和设计目的相比较, 如不符合, 对前面的设计进行修改, 直到达到设计要求。
(2) 测试结果显示
当进行5点的倒计时5秒时, D1-D4来回闪烁进行整点报时的提示。56秒时有3个LED灯亮, 59秒时有4个LED灯亮。图5给出4时59分56秒时显示结果, LED显示倒计时结果。
4 小结
该系统采用VHDL和原理图相结合的设计输入方式, 在Quartus II开发环境下完成设计、编译和仿真, 并在FPGA实验开发系统上进行测试。测试结果表明, 数码管能够正确显示计时时间, 能够通过按键调整时间, 整点报时等功能, 测试结果符合设计要求。
参考文献
[1]刘君.基于硬件描述语言 (VHDL) 的数字时钟设计[J].天津:理工大学学报, 2009, 第23卷第4期, 40-41.
[2]廖日坤.CPLD/FPGA嵌入式应用开发技术白金手册[M].北京:中国电力出版社, 2012, 212-218.
[3]杨晓慧, 杨旭.FPGA系统设计与实例[M].北京:人民邮电出版社, 2010.
[4]周淑阁.FPGA/CPLD系统设计与应用开发[M].北京:电子工业出版社, 2011.
数字集成电路测试仪硬件的设计 第11篇
数字集成电路在仪器中的使用非常广泛，由于其本身的体积小，在数字电路实验室中的性能优劣的判断难度较大，因而，数字集成电路的测试工作一直困扰着业内的研究人员。论文中针对此类问题，提出运用C语言、数字电路、低频电路、单片机原理等知识内容，设计了一台数字集成电路测试仪，并且测试的范围较广，实用性强。文中在集成电路测试仪硬件的设计环节中融入了设计理念、设计要求、设计方法和软硬件的配套等措施，其中涉及到14管脚、16管脚的74LS数字集成优劣的测试，测试仪主要通过发光二极管的对照灯和实测灯的发光情况进行比照，分析数字集成电路的好坏。数字集成电路在日常的应用中非常广泛，因而，涉及出一种简单易用、检测效果好的测试硬件对数字集成电路的分析研究工作具有现实的意义。
一、设计的思路
在常用的数字集成电路的参数测量中，万用表通过测量管脚的电压来判断其好坏具有一定的准确度，但是其测量过程比较复杂，而且准确性难以得到有效的保证。而要对数字集成电路的各项指标进行详细准确的测量，并且还要保证其测量的效率，如果能有一种数字集成电路测量仪器可以共用，即测量的兼容性高，则可以取得良好的效果。数字集成电路通用性的测试仪器为了满足多项内容的测量，结合了通信原理、C语言、汇编语言和数字电路等方面的知识，将测试采集到的数据转换为发光二极管的显示状态来表明情况，发光二极管的显示经过对照灯和实测灯的比较来判断集成电路的好坏，这种测试仪器既可以单个测量，也可以连续性的测量。由于此类测试仪器的通用性强、操作简单、判断迅速，因而在实际应用中极大的节约了测量时间和简化了操作流程，可行性和可靠性都得到了很大的提升。
二、总体设计
2.1测试指标的参考
在数字集成电路测试仪器的设计中设计的主要指标集中在三个方面：其一是测试管脚数，一般管脚的测量针数是小于16；其二测试品种的多样化，即可以测量多种数字集成电路，兼容性强；其三是测量的效率，一般测试中的时间要控制在1s/块以内。
2.2测试要求设计
同样，测试要求也要满足一定条件才能投入到实际应用当中，一般测试要求的设计主要集中在四个方面：其一，测试其一上的发光二极管的显示要正常，尤其是实测发光和对照发光具有可比性，才能发现测量电路的好坏；其二，既可以满足单个测量的要求，又可以满足连续测量的要求，并且每按一次按钮，能够在PC上显示测量的结果，结果必须直观明了；其三，测量的数字集成电路的功能性要求，即针对各种数字集成电路的不同功能块进行测量；最后，测试仪器的测量程序可以人工的修改、调动、擦除，以便在实际应用中进行调整，满足测量的情况，并且要保证测试程序在仪器中无运行障碍，测试的数据经过处理后能通过串口传输到PC机上，显示实际测量的效果图。
2.3芯片选择
芯片的参数资料是硬件设计的重要参考，常用的芯片有89C51、RS-232、164等，芯片中的参数主要考虑I/O线、总线标准、计时器、计数器、串行接口、数据寄存方式等，论文中用到的是第一种芯片89C51，其特点是性能好、功耗低，并且可以通过常规的编程器进行编程，实用性非常好。
2.4软件设计
软件的设计综合了多种技术和理论，如C语言、汇编语言、通信原理等方面的内容，本论文中讨论的主要是运用C语言和LCAW软件技术来进行编程，由于基于PC的数字集成电路测试仪器的原理图比较复杂，安装调试中需要非常细心谨慎，一般采用PROTEL软件进行绘图，再根据原理图设计所用到了元器件。
2.5硬件设计
软件设计给测量带来了巨大的方便，尤其是测量的种类、效率和准确率上来说都有很大的提高，但单纯的依靠软件并不能完成测试工作，必须依靠硬件的支撑，硬件设计中运用到的高频电路，低频电路、电子设计自动化和数字原理图等多方面的知识。
软硬件的相互结合是测试仪器工作的基础，其中软件的设计主要是各种工作程序的汇编与调试，寻求最佳的软件程序；硬件系统主要由单片机、I/O接口、存储器、运算器等组成，和计算机系统又非常大的相似性，只有软硬件的工作协调、相互共融，测试系统的工作才能准确、稳定、可靠的运行。硬件电路的设计的基础是在选择型号确定的情况下，对工作中的电路运行进行验证，选取工艺加工的方式、印制板和组装的流程，此外，某些硬件中的重要部件还要经过测量对比，以确定其对系统运行的影响情况，以便在设计中可以以其为调节的参考，进行修正工作，是测试硬件电路更加符合实际要求。其中硬件设计中需要注意几个方面的事项：其一，硬件设计的电路尽量要简化清晰，以便了解设计的意图和工作机理；其二，硬件设计不仅是要满足当前的工作环境，而且还要为以后的升级或改造留出余地，功能性的改造升级并不能完全依靠软件来达到，尤其是涉及到测试仪器的运算、测试功能扩展、接口的增加等需要硬件的支撑；其三，能用软件代替的尽量减少硬件的投入，不但可以减少成本，而且软件的修改、擦除更加容易，此外，软件相对于硬件而言，一旦固定，其运行的稳定性也更高；其四，硬件的设计工艺包含多項内容，如插接件、配线、面板、机箱等，然后是对部件的安装调试，以满足工作的需要；最后，硬件运行中的维修保障也必须到位，以减少硬件更换的频率，延长其使用寿命，另一方面也是减少成本支出的有效途径。
三、结束语
数字集成电路的测试具有一定的困难，在实际工作中不但测试的效率低，而且测试的专用型比较强，限制了测试功能的发挥，因而，进行数字集成电路测试仪硬件的设计分析和尝试，以满足多功能、快速、准确的测试要求，可以极大的提升工作效率，相关研究值得深入开展。
参考文献
[1]张友德，赵志英，涂时亮.单片微型机原理/应用与实验[M].上海：复旦大学出版社，1996.
[2]周仲.国内外常用集成电路互换手册[M].上海：上海科学技术文献出版社，2001.
[3]白中英.数字逻辑与数字系统[M].科学出版社，1999.
数字钟电路设计 第12篇
数字钟是一种用数字电路技术实现时、分、秒计时的钟表。与机械钟相比具有更高的准确性和直观性, 具有更长的使用寿命, 已得到广泛的使用。数字钟的设计方法有许多种, 例如可用中小规模集成电路组成电子钟, 也可以利用专用的电子钟芯片配以显示电路及其所需要的外围电路组成电子钟, 还可以利用单片机来实现电子钟等[1]。
利用软件仿真的的实现和在PC机上的实现, 虽然灵活多变, 但属于纯软件的实现, 适合在计算机上使用, 都不可携带, 所以有一定局限性。利用单片机实现的数字钟便于携带, 使用起来也很方便, 但需要外接较多的外围电路, 这些电路增加了设计的复杂度和系统的不稳定性[2,3]。如果利用现场可编程门阵列 (FPGA) 来实现数字钟, 既能避免单片机外围电路多, 系统稳定性差等缺点, 又能在缩短设计周期的同时增加系统的灵活性, 因为它是基于一种半定制电路设计思想的, 同时随着芯片价格的降低, 越来越多的工程师会选择这一种开发方式[4]。本文介绍了一种基于FPGA实现数字钟的硬件实现方法, 能较大降低硬件实现的复杂度。
1 设计方案
1.1 总体方案
本系统采用EP2C8Q208C8N作为FPGA核心处理芯片, 用Verilog语言来设计一个电子钟, 并在液晶上下两行分别显示年、月、日和时、分、秒信息。此外, 作为数字钟, 还应该具备键盘设定时间的功能, 在计时状态下工作时液晶显示计时器的计时时间。在校时状态下工作时, 通过键盘上键入的键码送到FPGA核心处理芯片, 通过校时状态机把设定的时间输出到显示屏上进行显示[5]。因此整体设计可以分五个模块:时钟分频模块、液晶显示模块、键盘模块、计时器模块和校时状态机模块。
系统总体设计框图如图1所示:
1.2 详细设计方案
1.2.1 计时器和时钟分频模块的设计
计时器是实现计时功能的部件, 它给出当前时间信号time1。当前时间以6位BCD数来表示, 方便直接送到液晶显示模块进行显示。
计时模块的设计思路:先判断特殊情况, 依次处理秒、分、时, 先判断时分秒的低位, 再判断时分秒的高位。计数器主要有两个功能模块:时钟分频模块和时间计数器模块。这里主要介绍时钟分频模块的设计。
由于计时器需要的时钟是频率为1Hz的时钟, 而外部晶振输入的时钟频率为50MHz, 这就需要分频电路来将晶振产生的高频信号分成不同频率的时钟信号。
在数字钟设计中, 作为对时分秒的计数, 分频很重要, 由于电路板上的晶振为50M, 所以数50000000个脉冲的时间刚好是1s时间, 通过输出到计时器模块完成时钟计时。
分频模块编程思路为以核心板上的晶振频率为标准, 每一次时钟的上升沿计数寄存器都会加一, 直到得到所需的时钟频率, 然后清零计数寄存器, 重新开始计数, 在计数周期满的区间内实现输出信号高低电平的转换, 供给数字钟控制模块使用。
1.2.2 键盘模块的设计
4×4键盘又称为行列式键盘, 它是用4条I/O线作为行线, 4条I/O线作为列线组成的键盘。
键盘模块的程序设计思路采用的是逐列扫描法, 在电路图中, 行线通过上拉电阻接+3.3V的电压, 即开始时4行的行码值为1111, 程序循环给4列赋以列码, 列码设置为0111、1011、1101、1110, 1为高电平, 0为低电平, 在每赋一次列码之后就测试下行码的值, 当行码全为高电平则代表没有按键被按下, 当有按键按下时相应的行就会被拉低为0, 行码值就会改变, 这样行码的值加上列码的值就组成了唯一的单字节二进制数据, 根据这个数据就可以判断按下的是哪个按键。
由4×4键盘的原理可知, 要正确的完成按键输入必须有按键扫描电路, 同时还必须有按键译码电路根据col[3:0]和row[3:0]信号译码出按键的键值, 还要有一个按键发生标志信号通知其他模块键盘上有按键发生。4×4键盘的系统结构如图2所示。
1.2.3 液晶显示模块的设计
本文采用的是1602液晶显示器, 显示模块的功能设计思路为:在4×4键盘没有输入时1602液晶上下两行分别显示年月日和时分秒时间, 当按下键盘上校时按键时, 可以依次调节分钟和小时的数值, 调整完时间按确认键回到正常的计时状态, 1602初始化过程为上电后处于空闲状态, 然后设置功能为8位总线和双行显示, 显示5x7的点阵字符, 设置显示控制为关显示, 无光标, 光标不闪烁, 然后执行清屏指令, 设置输入模式为光标向右移动, 屏幕上所有文字不移动, 然后打开整体显示, 不显示光标, 从第一行第一列开始写入数据, 第一行显示完毕显示第二行, 之后就一直重复显示上下两行数据。
在1602驱动模块中定义了初始化写指令和写数据共40个状态, 虽然1602的指令设置很多, 但在本系统中不一定都能用到, 本系统只用到显示模式设置、显示开关、清屏、光标移动设置和显示光标设置,
在数字钟显示中, 为了配合1602的写时序, 通过对系统晶振分频得到1602工作的时钟周期1.31ms, 使1602各个状态以1.31ms为周期进行改变和显示。
1.2.4 校时状态机模块的设计
状态机模块是电子钟的控制器, 它控制其他模块的时序。其外部接口如图3所示。
状态机的输入信号是键盘模块的输出信号keypressed、functionkey和keyvalue, 状态机的输出信号是缓存时间信号buffertime、计时器时间加载信号timeload。
根据FPGA电子钟的具体要求可以得到校时状态机转移图如图4所示, 上电后电子钟处于计时状态, 校时1-4状态为等待用户输入小时高位、小时低位、分钟高位和分钟低位的状态, 状态确定为等待用户输入确认键的状态, 在校时更新状态内, 计时器的时间被更新。
为防止用户输入无效的时间, 系统通过状态机的转移关系来保证系统不接受用户的无效输入。同时, 在判断用户输入的小时的低位是否有效时, 还与小时的高位的值有关, 当输入的小时高位是0-1时, 输入小时低位为0-9都是有效的, 然而当小时的高位是2时, 输入小时低位为0-3才是有效的。
3 系统调试
系统调试在整个系统设计过程中起非常重要的作用, 主要从三个方面对数字钟进行测试:
第一, 在每个模块设计完之后要对每个模块进行编译和时序仿真, 要得到正确的时序仿真图, 这才表明本模块没有原则上的错误。第二, 在每个模块都完成之后, 各模块衔接成整个系统时, 要对整个系统进行编译和时序仿真, 也要得到正确的仿真结果, 这表明整个系统的时序处理过程是正确的。第三, 仿真结果正确只能代表硬件描述语言语法没错, 并不能保证逻辑关系符合要求, 在仿真都成功之后还要在核心板上进行测试[6]。
经过几次修改, 将设计的硬件描述语言程序下载到FPGA核心板上运行调试后, 最终结果与预期效果一致, 年、月、日和时、分、秒信息能够正常计数, 并能由键盘分别调整时分的显示。
4 结束语
本文介绍的利用现场可编程门阵列 (FPGA) 来实现数字钟, 既能避免单片机外围电路多, 系统稳定性差等缺点, 又能在缩短设计周期的同时增加系统的灵活性, 随着可编程门阵列芯片价格的降低, 将会有越来越多的产品采用这种方法来实现。
摘要：与机械钟相比, 数字钟是一种更准确、直观的计时工具, 设计方式也有多种, 有软件仿真实现、单片机实现、PC机实现、专用电子钟芯片实现等多种实现方法。本文介绍了一种基于FPGA实现数字钟的硬件实现方法, 能较大降低硬件实现的复杂度。
关键词：数字钟,单片机,FPGA
参考文献
[1]http://baike.baidu.com/link?url=WuaPgOFlF05jr1F2T88Owzh-IQ-qJrLgkCvPP8BiVdRt_aY05e2SEBYBdpqJH17q
[2]公相, 基于8051单片机的数字钟的设计与实现[J].科技信息.2010 (06) .
[3]鲁杰爽, 基于单片机的多时刻闹铃数字钟的实现[J].商丘职业技术学院学报.2011 (02) .
[4]朱晓红, 基于EDA的数字钟设计与实现[J].电子设计工程, 2011, Vol.19, No.4, p170-172.
[5]郑燕, 郝建国, 党剑华.基于VHDL语言与Quartus软件的可编程逻辑器件应用与开发[M].北京:国防工业出版社, 2007.
