捷变频雷达论文（精选4篇）
捷变频雷达论文 第1篇
频率合成器是电子系统的核心部件。随着现代通信、雷达、电子侦察和对抗技术的飞速发展, 系统对其性能指标也提出了愈来愈高的要求。在各种高性能、宽动态范围的频率跳变中, 捷变频时间是一个重要的限制因素。捷变时间这一指标, 直接影响到跳频干扰和抗干扰系统的跳速, 以及雷达频率捷变特性, 也越来越受到人们的关注。因此, 快速跳频频率合成器的研制具有重大的现实意义。
(二) 锁相频率合成器的原理
图1为整数分频锁相环的原理框图。其中, 分频因子N通常由外部数字信号设置。在许多频率综合器中, 控制信号使用串行输入数据。当环路锁定时, 进入鉴相器的两个信号频率相等, 所以, VCO的输出频率是鉴相频率的N倍, 而且严格同步, 用锁相环构成的频率合成器具有频率稳定度高、相位噪声小、电路简单易集成、易编程等特点。
(三) 可控增益技术与环路带宽的关系
1. 无源三阶环路滤波器的设计
为了更好的抑制环路带宽频率十倍以上的纹波, 三阶环路滤波器是一个较好的选择, 并且可以得到所有环路元器件参数的准确解。我们将从时间常数入手, 来计算各元器件参数值。
图2中, 环路滤波器阻抗和开环传输函数表示如下:
其中, 滤波器的系数与时间常数的关系:
根据相位裕度的定义可得:
经验证明, 为了保证3阶环路滤波器的稳定性, 要求T2>>T1+T3, 使得在环路带宽处, 斜率为-20dB/dec同时相位裕量最大, 这是本文滤波器设计的基本思想。其中T31为极点比T3/T1, 如图2所示。同样我们通过对三阶滤波器的相位裕度偏微分方程:
近似T2>>T1+T3, 可以得到:
由于在环路带宽处, 开环传递函数增益为1, 这样可得Ctot:
从 (12) 式中可以看出, 在不改变环路滤波器的参数、压控增益及分频比的情况下, 电荷泵电流增益Kd与环路带宽的变化成正比。
2. 环路带宽的选取
锁相环PLL的带宽, 需要根据应用环境和环路部件的特性来选择。在选择环路带宽时有三个需要考虑的因素:
(1) 最大的环路带宽可以有最快的频率转换速度 (最短的锁定时间) ;
(2) 优化的环路带宽能够取得更好的相位噪声性能;
(3) 最小的环路带宽可以取得最大的参考边带的抑制。
通常我们要在这三个因素之间做出折中考虑, 由于可控电荷泵电流增益技术可以直接改变PLL环路带宽和相位裕度。可见, 可控增益技术不仅能缩短捷变时间而且能提高相位噪声指标, 当采用大电流增益进行快锁, 经过定时器设置时间之后, 会自动切换成小电流增益, 减小稳态时环路带宽, 改善相位噪声, 优化杂散抑制性能, 提高整体性能指标。
(四) 可控电流增益技术对频率综合器捷变时间和稳定性的影响
对于跳频信号源的设计, 在保证频率源的相位噪声、杂散等性能指标的前提下, 尽量减少频率的切换时间, 以利于在一次跳频通信内有相对长的时间来传送有效数据。捷变频时间是跳频信号源的研制的一个非常重要的指标。通过上述无源3阶滤波器的设计方法, 设计一个4阶锁相环, 通过计算得滤波器元件参数, 如表1所示。
1. 锁定时间仿真模型建立
瞬态仿真模型是对系统进行闭环仿真, 仿真模型中要考虑VCO的输入电容和输入电阻, 对于一些集成压控振荡器的锁相环芯片其VCO输入电容可能为0, 瞬态响应是采用ADS中的Envelope仿真。分频比改变时的锁定时间仿真模型如图3所示:
2.可控电流增益技术对捷变频时间的影响
由于小型化的设计要求, 使用两种不同的环路带宽或增益也许是仅有的选择, 在捕获时环路具有较大的带宽或增益, 锁定以后
使环路的带宽或增益减小, 改善带外相噪。
对于三阶环路滤波器来说, 较高频率的极点对环路的瞬态特性影响很小, 因此在计算锁定时间和锁定过程可以忽略, 仍然可以利用二阶环的计算公式来计算其锁定时间, 其中, tol为锁定频差。
改变电荷泵电流增益, 不仅改变了环路带宽, 同时也改变了相位裕度。电荷泵电流增益分别为5mA和1.06mA时的开环波特图, 如图4和5所示。采用表3-1中的环路滤波参数, 其中kd先取5mA, 仿真其相位裕度和锁定时间。然后保持环路元件参数不变, 电荷泵电流增益由5mA变为1.06mA时, 通过仿真可知, 其带宽由60KHz变为19.8KHz, 其相位裕度由45°变为30.7°。通常, 锁定时间不仅受环路带宽的影响, 由于相位裕度与阻尼系数有一定的正比关系, 所以相位裕度对锁定时间也有一定的影响。
如图6、7所示, 保持环路其他元件不变时, 电荷泵电流增益为5mA比电荷泵电流增益为1.06mA时的锁定时间大大减小。由于相位裕度关系到系统的稳定度, 典型值选择在45°到55°之间。当相位裕度在48°时锁定时间最短, 当相位裕度小于48°的时候, 会使环路开始振荡, 增加锁定时间, 此时, 锁定时间与相位裕度成反比;当相位裕度大于48°的时候, 会使环路系统响应速度缓慢, 同样会增加锁定时间。此时, 锁定时间与相位裕度成正比;所以相位裕度和阻尼系数一样必须小心选取, 其值过大和过小都不利于快速跳频。
3. 可控电流增益技术对稳定性的影响
如图4、5所示, 电流增益由5mA自动换成小电流增益1.06mA, 稳态时, 环路带宽减小为19.8KHz, 相位裕度减小为30.7°。显然, 相位裕度太小, 导致系统不稳定, 延长锁定时间。同时, 可控电流增益技术对PLL相位噪声也有较大的影响。所以, 可控电流增益的大小必须小心选取, 应从各方面影响综合考虑。
(五) 结束语
在一些特殊场合, 为满足小尺寸要求, 不得不放弃一些性能更优越的电路或大体积芯片, 而采用结构简单的锁相频率合成技术。然而, 从频率合成理论来看, 传统的单环锁相环难以达到指标要求, 若采用可控电流增益技术, 不但能解决这个问题, 而且可以简化电路, 进而降低成本。本文采用ADS仿真软件对频率合成器的主要性能进行建模仿真, 重点仿真了采用可控电流增益技术对PLL捷变时间和稳定性的影响。仿真结果表明, 可控电流增益技术在提高雷达捷变频性能上能起到良好的作用, 对类似的设计有良好的借鉴意义。
摘要：介绍频率合成器的环路参数设计原理, 研究了系统参数变化对环路滤波器的幅频响应和相位裕度的影响, 并采用ADS软件对系统捷变频性能仿真。从仿真结果可知, 采用可控电荷泵电流增益技术可以很好的解决快速跳频问题。
关键词：频率合成器,捷变频,ADS,可控增益
参考文献
[1]张厥盛, 郑继禹, 万心平.锁相技术[M].西安:西安电子科技大学出版社, 2005:1-20.
[2]Dean Banerjee.PLL Performance, simulation, and design 4th edition[M].national semiconductor, 2006.
[3]Andy.Phase locked loop design, Analysis of a sigma-delta modulator using RF behavioral modeling and system simulation[M].agilentTechnologies, 2002;8-9.
[4]Roland E.Best.锁相环设计、仿真与应用第5版[M].李永明, 译.北京:人民邮电出版社, 2007:5-30.
捷变频雷达论文 第2篇
关键词：IFM,瞬时测频技术,捷变频雷达,测量仪器设计,应用
捷变频雷达的测量是一项十分重要的工作, 在设计仪器的过程中, 需要在实验室进行大量的实验, 但是在实验室条件下必须产生雷达的模拟回波信号才能对捷变频雷达进行测试, 但是由于捷变频雷达的工作频率是脉间跳变的, 因此在实验室条件下很难对其信号进行模拟, 这种现状在一定程度上影响了捷变频雷达测量仪器的发展。但是如果应用IFM技术进行捷变频雷达测量仪器的设计就能够较好地解决这个问题, 实现对捷变频雷达导引头进行测试的要求, 因此有必要对IFM技术的应用进行深入的研究与分析。
1 IFM技术简介
1.1 IFM技术原理
IFM技术, 全称是瞬时测频技术。瞬时测频是一种发展成熟的测频技术, 有数字鉴频器测频以及驻波测频等主要形式, 在捷变频雷达测量仪器设计中主要应用的是数字鉴频器测频方式。这种测频方式的主要技术原理是:首先将从雷达发射机发出的射频脉冲信号分为延迟信号和不延迟信号这两路信号, 其中, 信号的延迟时间T是一个常数, 因此对于延迟信号和不延迟信号这两路信号来说, 其相位差与被测信号的频率呈正比关系, 这种关系可以通过将信号的相位信息转换成数字码来进行分析计算, 从而就实现了测频功能。
1.2 IFM技术的数学基础
IFM技术采用的数字鉴频器测频技术的关键在于微波鉴频器, 即相关器, 相关器是实现IFM技术的核心电路部件, 单个相关器的电原理图如下图所示:
IFM技术工作的数学原理可以由以下过程进行分析推导:
假设输入的雷达信号已经被分为了两路, 其中, 一路信号为, 另一路信号为, 其中为射频延迟线的延迟时间。这两路信号发生干涉之后在C1和C2处的信号为:
两路信号再经过检波器, 变为:
将这两路输出信号相减之后可以得到:
同理可以得到:
从两式中可以看出, 相关器的两路信号输出比例和两路同频信号的相位差是, 其中, 是一个常数, 因此二者是关于成比例的, 即只要测出实际相位差, 即可得到频率值, 这就是瞬时测频技术的数学原理。在捷变频雷达测量仪器的设计中, 并不需要完全了解数学原理, 只需要掌握实际情况下频率的计算方式即可。在捷变频雷达测量仪器的设计中, IFM技术通常是通过硬件电路和软件控制来加以应用的。
2 IFM技术在捷变频雷达测量仪器设计中的应用
2.1 硬件组成中的应用
捷变频雷达测量综合仪器是能够产生捷变频雷达的模拟回波信号, 从而能够实现对雷达的捕捉和对雷达的跟踪性能进行定量测试, 整个仪器的硬件部分由射频跟踪系统、PIN电控衰减器、PIN调制器以及电路部分构成。仪器的设计关键是如何能够通过提高捷变频雷达测量仪器的频率跟踪进度来使得仪器满足对于雷达测试的要求, 频率跟踪系统就是整个硬件组成中的主要设备。为了解决这个关键技术问题, 应用了IFM技术设计制作了IFM电路来组成频率跟踪系统。
2.2 软件设计中的应用
捷变频雷达测量仪器的工作状态以及工作参数的改变是人为地通过软件程序来进行控制的, 运用一个软件系统来帮助管理者实现对仪器的硬件工作的控制。整个软件系统由主程序和多个子程序组成, 其中, 主程序用于控制整个仪器的工作状态并能够进行初始化;中断0 服务子程序是一个键盘控制子程序, 它用于识别键盘输入指令, 从而根据指令来控制仪器工作状态并从键盘输入读入工作参数;T0 中断服务子程序用于改变输出调制信号的延迟时间;功率控制子程序是用于控制仪器输出功率信号的功率电平;延迟时间控制子程序可以在外同步情况下, 根据输入的仪器工作状态与工作参数的改变来控制脉冲延迟时间, 从而进行目标距离变化的模拟。整个系统从主程序开始, 然后根据输入指令进行子程序的执行控制, 实现具体的仪器功能。在软件设计结构中, IFM技术主要为软件设计提供了硬件技术要求与参考, 软件设计结构应该能够满足对硬件进行控制的要求, 这需要对IFM技术应用以及IFM电路的工作原理和工作情况进行较为详细深入的分析研究, 才能实现对仪器的硬件设备的良好控制。
3 应用IFM技术的捷变雷达测量仪器的主要技术指标
IFM技术能够在捷变频雷达测量仪器中得到较为广泛的应用, 正是因为这种技术的应用能够解决捷变频雷达测量技术难题, 并且能够有比较良好的技术指标。应用IFM技术后的捷变频雷达测量仪器能够达到的技术指标主要包括以下几方面:
(1) 工作频率:Ku波段, 带宽为1G HZ;
(2) 输出功率:在50Ω 的负载情况下, 其输出功率至少可以达到15m W;
(3) 脉冲引导精度:小于等于0.5MHZ;
(4) 脉冲延迟时间准确度:0.1μs。
4 结束语
捷变频雷达测量仪器用于对雷达信号的跟踪测量, 其设计实践需要考虑的主要问题就是如何进行模拟回波信号的测试, 通过IFM技术在该测量仪器设计中的应用, 可以有效实现瞬时测频, 结合仪器本身的硬件功能和软件实现, 从而达到更好的捷变频雷达测量效果, 提高测量仪器的技术指标, 帮助仪器更加简单地进行更加精确的测量。通过对于IFM技术的熟练运用, 能够更好地促进我国瞬时测频技术的逐渐发展, 有效增强捷变频雷达的测量跟踪, 在科研、军事等领域都能够得到广泛运用, 促进我国科学技术发展。
参考文献
捷变频雷达论文 第3篇
合成孔径雷达 (Synthetic Aperture Radar, SAR) 凭借其高分辨率成像, 以及全天时全天候成像的优势, 在军事领域得到广泛的应用。因此, 有关SAR的干扰和抗干扰技术一直是军事对抗领域的研究热点。2005年, M.Soumekh[1,2]在脉冲分集理论的基础上, 提出了采取幅度调制、初始相位随机跳变和调频率微调等信号捷变方式的SAR抗干扰方法, 并通过仿真实验表明前两种方法在抗欺骗式干扰方面的能力有限[2]。此后出现了基于信号调频率微调的ISAR抗干扰技术的研究[3], 并通过仿真实验得出了为达到抗干扰目的, 能够合理采用的调频斜率微调比的范围。值得注意的是, 在实际应用中, 微调调频斜率的方法对雷达带宽有较大影响, 进而影响成像处理增益, 因此调频率的可变化范围较小, 能够达到的抗干扰效果也较为有限[4]。在SAR增加测绘带, 抑制模糊应用中使用了脉冲分集技术, 包括编码、采用正负极性捷变的调频率等, 文献[4]在此基础上提出了基于发射信号调频斜率极性捷变结合随机初相的SAR抗干扰方法。
频率捷变雷达[5]是脉冲体制雷达的一种, 其发射信号的相邻脉冲的载频在一定范围内变化。频率捷变雷达在探测距离、角度分辨率和距离分辨率等方面基于很大的优越性, 同时基于较强的抗干扰能力。文献[6]中提出了一种基于压缩感知的脉间捷变频SAR抗干扰成像方法, 采用匹配滤波实现距离向压缩, 压缩感知方法进行方位向压缩的二维成像方法达到捷变频SAR抗干扰的目的。然而同样由于雷达系统的限制, 载频只能在特定的范围内变化, 对于转发式干扰而言, 单纯依靠频率捷变所产生的抗干扰效果有限。
本文旨在提高基于捷变技术的SAR抗干扰成像性能, 提出一种结合调频斜率极性捷变和载频捷变的抗干扰成像方法。一方面, 调频斜率的极性捷变使得干扰方无法即时产生相同调频斜率的干扰信号, 导致雷达在同一时刻接收到的真实目标回波和假目标信号的调频率极性相反, 在距离向上匹配滤波过程中假目标信号失配, 经过压缩后被抑制;另一方面, 载频捷变技术结合压缩感知成像方法, 能够在方位向成像时进一步抑制假目标, 从而显著提高SAR抗干扰成像效果。
2 捷变SAR回波信号模型
其中, m为一组表示调频斜率极性随脉冲时刻变化的序列, 在不同的脉冲时刻按照+1、-1的数值变化。由于转发式干扰具有一定的延迟, 假设干扰方从接收到第m-1个脉冲信号开始, 经过存储和一系列变换产生欺骗式干扰信号, 和雷达第m个真实目标脉冲回波信号同时被雷达接收, 则m T时刻到达雷达接收端的假目标信号可以表示为:
雷达在mT时刻接收到的回波信号包括实目标回波和干扰信号两部分, 即;
3 基于调频率极性捷变和脉间捷变频的SAR抗干扰成像方法
根据以上对于捷变SAR回波信号的分析, 基于调频率极性捷变和脉间捷变频的SAR抗干扰成像可以分为距离像和方位像两步处理。
3.1 距离向成像分析
由于SAR一维像与相位无关, 因此脉间捷变频对于一维成像不构成影响, 雷达一维像可以采用传统的匹配滤波方法进行距离压缩。取条带中心线为参考线, 对应的参考斜距为0R, 则雷达在m T时刻距离向参考信号为:
则真实目标距离压缩后的信号为:
其中Rm为散射点在mT时刻到雷达的距离。
干扰信号仍与mT时刻距离向参考信号作匹配, 二者调频率极性相反, 假目标信号经过距离压缩后的信号为:
不难看出, 干扰信号在与相应时刻的参考信号做卷积时失配, 滤波后的信号幅度有很大损失, 可见采用了调频斜率极性捷变后, 假目标干扰信号在一维像匹配滤波过程中在很大程度上受到抑制。
为了进一步增强干扰抑制效果, 也可以采取限幅措施[7], 但这种方法较为繁复, 限幅对于抗干扰效果的提升并不十分明显, 因此本文不采用限幅处理。
3.2 方位向成像分析
则相位项可变换成:
采用载频捷变改变了目标回波相位项与慢时间tm的线性关系, 传统的匹配滤波方法不适用于方位压缩。观察式 (5) 的回波信号模型, 设真实目标散射点的方位坐标为X0, 则式 (5) 中真实目标在经过距离压缩后的信号可以表示为:
4 仿真实验
4.1 距离压缩
为了作为对比, 分别在不采用任何抗干扰措施和采用调频率微调的情况下进行距离压缩。文献[3]指出, 调频率相对变化越大, 对假目标散射点能量抑制越明显, 但当微调比大于3%后, 使用dechirp进行距离压缩的方法对于假目标抑制并不明显。本文分别在调频率微调比为1%和3%两种情况下, 利用匹配滤波方法对回波进行距离向压缩成像。距离压缩结果如图1所示, 本文暂时不考虑距离徙动的校正问题。如图1 (a) 所示, 仿真在不采取抗干扰措施的情况下, 真实目标和假目标回波信号的十分相似, 真实目标散射点 (位于两侧) 和虚假目标散射点 (位于中间) 都得到清晰的距离像。而采取调频率微调的信号, 如图1 (b) 、 (c) 所示, 假目标散射点能量有所损失, 但并未明显得到抑制, 其中微调比为3%时假目标散射点的距离像虽然有散焦但仍然可以较为清晰地呈现, 因此, 使用调频率微调信号时, 利用匹配滤波得到的一维像对于假目标的抑制效果并不明显。
图1 (d) 所示为使用调频率极性捷变信号的一维距离像, 干扰信号和真实目标回波信号构成的回波信号在经过匹配滤波后, 假目标干扰信号在距离向明显失配, 未能呈现压缩后的一维距离像, 回波距离像显示出真实目标的散射点的信息。
4.2 方位压缩
5 结语
本文针对转发式假目标干扰, 提出一种结合发射信号的调频率极性捷变和脉间载频捷变技术的SAR抗干扰方法。由于信号的调频斜率极性捷变, 而转发式干扰信号在时间上具有延迟, 使得雷达在同一时刻接收的真实目标和虚假目标回波的调频斜率相反, 在距离向匹配滤波过程中干扰信号失配。同时, 发射信号载频的随机捷变增强了雷达的抗干扰性能, 采用基于压缩感知的方位向压缩方法使得真实目标在方位向上得到压缩成像, 假目标进一步得到抑制。下一步可以考虑研究成像处理过程中具体的增益抑制比, 以及设置不同信干比, 进一步研究该方法的抗干扰性能。
摘要：线性调频信号的捷变为有源假目标为合成孔径雷达抗有源欺骗式假目标干扰方法提供了多种思路。与微调调频斜率的方法相比, 调频斜率极性捷变的方法具有更强的灵活性和更好的抗干扰性能, 但同时, 单纯使用调频率极性捷变并未改变方位向多普勒特性, 干扰信号仍然具有方位压缩增益。载频的随机偏移将会带来多普勒变化, 采取载频捷变结合特定的成像算法能够在方位向上抑制假目标干扰信号。本文提出一种将发射信号的调频率极性捷变和载率捷变相结合的SAR抗干扰方法, 成像处理过程中, 首先使用匹配滤波进行距离向压缩使得假目标干扰在距离向失配, 进而使用压缩感知方法实现方位向压缩成像, 抑制干扰在方位向上的增益, 从而实现对假目标的抑制。
关键词：调频率,载频,合成孔径雷达,抗干扰
参考文献
[1]M.Soumekh.SAR-ECCM using phase-perturbed LFM chirp signals and DRFM repeat jammer penalization.Aeropace and Electronic Systems, IEEE Transactions on, 2006, 42 (1) :191-205.
[2]M.Soumekh.SAR-ECCM using phase-perturbed LFM chirp signals and DRFM repeat jammer penalization.Radar Conference, 2005 IEEE International, 2005, 507-512.
[3]朱玉鹏, 张月辉, 王宏强, 黎湘.基于调频率微调的ISAR抗干扰技术研究[J].信号处理, 2010, 26 (3) :418-423.
[4]董臻, 李伟, 梁甸农.基于发射信号随机初相结合调频率极性捷变的SAR抗干扰方法[J].信号处理, 2008, 24 (3) :487-490.
[5]茅于海.频率捷变雷达[M].北京:国防工业出版社, 1981, 1-6.
[6]刘天鹏, 刘振, 魏玺章.基于压缩感知的脉间捷变频SAR成像研究[J].电子学报, 2012, 40 (6) :1073-1078.
[7]李伟, 梁甸农, 董臻.一种捷变调频斜率极性和限幅相结合的SAR抗干扰方法[J].遥感学报, 2007, 11 (2) :171-176.
[8]Donoho D.Compressed sensing[J].IEEE Transactions On Information Theory, 2006, 52 (4) :1289-1306.
[9]Candès E J, Romberg J, Tao T.Robust uncertainty principles:Exact signal reconstruction from highly incomplete frequency informationp[J].IEEE Trans.Inform.Theory, 2006, 52 (2) :489-509.
[10]Candès E J, Tao T.Near-optimal signal recovery from random projections:Universal encoding strategies[J].IEEE Trans.Inform.Theory, 2006, 52 (12) :5406-5425.
[11]Candès E J, Wakin M B.People hearing without listening:an introduction to compressive sampling[J].IEEE Signal Process.Mag., 2008, 25 (2) :21-30.
S波段低相噪捷变频频率综合器设计 第4篇
频率合成(Frequency Synthesis)是指以一个或多个参考频率源为基准,在某一频段内,综合产生并输出多个工作频率点的过程。基于这个原理制成的频率源称为频率综合器(F r e q u e n c y Synthesizer)。
频率综合器被人们喻为众多电子系统的“心脏”。现代战争是争夺电子频谱控制权的战争,频率综合器产生的高质量电子频谱就显得尤为关键;在空间通信、雷达测量、遥测遥控、射电天文、无线电定位、卫星导航和数字通信等先进的电子系统中一个高度稳定的频率综合器对该系统的性能起着决定性的作用;频率综合器在跳频通信系统中也是必不可少的。
本文介绍了一种雷达频率综合器的设计方法,采用DDS作为混频锁相环参考源的方案,得到S频段输出信号。
2、技术指标和设计方案
频率综合器主要技术指标见表1。
设计方案主要由参考源模块、梳频模块和移频模块3部分构成,如图1所示。
2.1 参考源模块
本方案中采用DDS产生移频模块的参考信号,通过改变DDS的输出频率即改变移频环的参考信号频率来实现最终输出信号的频率步进。DDS输出(140~217.5)MHz作为移频环的参考信号,其频率步进2.5MHz。移频环鉴相频率(140~217.5)MHz,采用高鉴相频率不仅有利于通过PLL的低通特性滤除鉴相频率杂散,而且可以将环路带宽设计更宽以实现捷变频指标。此设计若采用单环锁相实现,频率步进设计为2.5MHz,即鉴相频率采用2.5MHz,通过与前方案中最小鉴相频率140MHz相比较,可以明显看出,不仅由鉴相频率泄露带来的杂散难以抑制,而且无法满足6us跳频时间的要求。
2.2 梳频模块
将一路晶振信号作为梳频模块的参考信号,梳频模块中的压控振荡器的一路输出信号经分频后与该参考信号进行鉴相,鉴相信号经过环路滤波器后锁定压控振荡器,压控振荡器的另一路产生梳频信号。通过改变分频比可以改变梳频频率。
2.3 移频模块
本模块为一典型的移频锁相环。梳频信号作为混频器的本振,压控振荡器输出信号经功分、放大隔离后作为混频器的射频信号,混频器输出的差频被滤波器滤出,放大后进入鉴相器。从锁相环路送来的锁相信号同样送入鉴相器,二信号进行鉴相。鉴相后的输出信号经前置滤波器滤除大部分鉴相纹波,送入运放中进行直流放大,放大后的信号经环路滤波器滤波后,去控制压控振荡器的电调端。这样完成了整个锁相工作过程。压控振荡器的另一路输出S波段信号。
为了缩短环路的捕捉时间,在本移频锁相环中将压控振荡器的输出频率预置在所需频率附近,缩短环路锁定时间。预置电路由CPLD、D/A变换器、运算放大器等组成,根据压控振荡器的调谐特性,在CPLD中储存不同的数据,经D/A变换器变换成相应大小的直流电流,经过运算放大器的电流电压变换,相应的直流电压加到压控振荡器电调端口,这样VCO就被预置在相应的所需频率附近,从而完成预置功能。
3、关键指标分析
3.1 相位噪声分析
选取的晶振信号相位噪声指标为-150d Bc/Hz@1k Hz,10倍频按20lg N理论恶化20d B达到-130d Bc/Hz@1k Hz,计算得到DDS输出信号相位噪声可达-130d Bc/Hz@1k Hz。同时晶振信号作为分频锁相的参考信号,计算可得梳频信号相位噪声可达-121d Bc/Hz@1k Hz。两路信号经过移频锁相后相位噪声可以达到-115dBc/Hz@1kHz。
3.2 跳频时间分析
S波段频率综合器的跳频时间取决于DDS跳频时间和环路自身的锁定时间。DDS自身跳频时间小于1us。移频环最低鉴相频率140MHz,设计环路带宽1MHz,根据工程经验,可实现跳频时间优于4us,由此得到总跳频时间应优于5us。
3.3 主要器件选择
晶振采用80MHz低相噪恒温晶振,该晶振相位噪声优于-150d Bc/Hz@1k Hz。DDS芯片采用的是AD公司生产的芯片AD9910。AD9910是一款内14bit DAC的直接数字频率合成器(DDS),支持高达1GSPS的采样速率。AD9910采用高级DDS专利技术,在不牺牲性能的前提下可极大降低功耗。DDS/DAC组合构成数字可编程的高频模拟输出频率合成器,能够在高达400MHz的频率下生成频率捷变正弦波形。正好满足对DDS的输出频率的要求。
锁相芯片采用的是HMC440QS16G,该芯片是HITTITE公司生产的一款频率上限高、分频比下限小、性能优良的集成数字锁相环频率合成器,是专门为卫星通信系统、军用通讯系统、Sonet时钟发生系统等要求低相位噪声的载波或本振的地方而设计。采用微小型的QSOP封装,其内部集成了10~1300MHz的数字相位检波器和5位可从2-32连续分频的分频器,分频器工作频率可达2.8GHz非常适用于低噪声频率综合器应用,具有极低的相位噪声基底,在l00MHz参考频率情况下,噪声基底为-153d Bc/Hz@1k Hz。
4、实验结果和结论
本频率综合器的外形尺寸为214mm98mm23mm。所需电源为+5V和+15V,+5V电流500m A,+15V电流700m A。
用PN9000测得S波段频率综合器输出信号相位噪声曲线如图5所示。用Aglient53310A测得捷变时间优于5us。
本文基于传统的DDS与PLL混频方案,完成了一个S波段频率综合器的研制,基本实现了预定的功能和指标。设计采用具有极高频率分辨率和频率切换速度的DDS作为频率综合器的频率步进和切换速度的控制环节,能很好的满足系统对输出频率和跳频步进等方面的要求。通过实验可知,本课题所设计制作的频率综合器相位噪声优于-115d Bc/Hz@1k Hz,跳频时间优于5us。系统性能基本满足设计指标,充分验证了DDS和PLL混频方案的可行性。
摘要：介绍了一种S波段低相噪捷变频频率综合器设计方法。由于采用DDS+PLL的方式使此频率综合器相噪优于-115dBc/Hz@1kHz,跳频时间小于5us。
关键词：雷达,频率综合器,低相噪,捷变频,DDS,PLL
参考文献
[1]白居宪.低噪声频率合成.西安交通大学出版社.
[2]费元春,陈世伟,米红.基于DDS的宽带雷达信号产生技术研究.电子学报,(2001,第8期).
[3]张厥盛,郑继禹,万心平.锁相技术.西安电子科技大学出版社,2000.
